Geração e execução automática de testes para programas de controladores lógicos programáveis para sistemas instrumentados de segurança.

• Ano de defesa: 2014
• Autor(a) principal: OLIVEIRA, Kézia de Vasconcelos.
• Orientador(a): PERKUSICH, Angelo. , SILVA, Leandro Dias da.
• Banca de defesa: ALMEIDA, Hyggo Oliveira de., GORGÔNIO , Kyller Costa., BARROSO, Giovanni Cordeiro., LIMA, Antonio Marcus Nogueira.
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Campina Grande
• Programa de Pós-Graduação: PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
• Departamento: Centro de Engenharia Elétrica e Informática - CEEI
• País: Brasil
• Palavras-chave em Português: Sistemas Instrumentados de Segurança (SIS); Rede de Autômatos Temporizados; Controladores Lógicos Programáveis (CLP); Arquitetura Hardware in the Loop (HIL); Sistema de Prevenção de Incêndio; Redes de Computadores; Instrumented Safety Systems (SIS); Timed Automation Network; Programmable Logic Controllers (PLC); Hardware in the Loop (HIL) Architecture; Fire Prevention System; Computer Network
• Área do conhecimento CNPq: Ciência da Computação
• Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/11955

Sistemas Instrumentados de Segurança (SIS) são desenvolvidos para garantir a segurança operacional de sistemas industriais prevenindo a ocorrência de situações indesejadas quando da execução de procedimentos realizados automaticamente ou sob a interferência de operadores humanos. No contexto de SIS e fundamental garantir a confiança e a segurança no funcionamento, pois defeitos no hardware, no software ou ainda erros humanos podem ocasionar danos as instalações, aos seres humanos e ao meio ambiente. O objetivo neste trabalho e apresentar um método que aumente a confiança e a segurança em programas de Controladores Lógicos Programáveis (CLP) para SIS. Para tanto, geração e execução automática de casos de teste, que contemplam os estados das saídas e propriedades temporizadas do sistema, são utilizadas para avaliar se o programa do SIS esta em conformidade com sua especificação. Para este proposito, faremos uso de uma arquitetura com suporte a verificação dinâmica de programas de CLP para SIS, arquitetura Hardware in the loop (HIL). Alem disso, o formalismo de redes de automates temporizados em conjunto com diagramas de decisão binaria ordenados e reduzidos (ROBDD) são utilizados para gerar casos de teste não redundantes. Três estudos de caso são utilizados para avaliar o método proposto e os resultados confirmam a sua eficiência.