Síntese de supervisores através de verificação de modelo.

Detalhes bibliográficos
Ano de defesa: 1999
Autor(a) principal: BASTOS, Wellington de Araújo. lattes
Orientador(a): PERKUSICH, Angelo. lattes
Banca de defesa: LIMA, Antonio Marcos Nogueira., BARROSO, Giovani Cordeiro.
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Programa de Pós-Graduação: PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Departamento: Centro de Engenharia Elétrica e Informática - CEEI
País: Brasil
Palavras-chave em Português:
Área do conhecimento CNPq:
Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/3132
Resumo: As redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.
id UFCG_a2e18542468fabbe186818ec6eec9018
oai_identifier_str oai:dspace.sti.ufcg.edu.br:riufcg/3132
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str
spelling PERKUSICH, Angelo.PERKUSICH, A.http://lattes.cnpq.br/9439858291700830LIMA, Antonio Marcos Nogueira.BARROSO, Giovani Cordeiro.BASTOS, W. A.http://lattes.cnpq.br/9251558070735476BASTOS, Wellington de Araújo.As redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.Petri nets have been extensively used to the modeling, analysis and control of discrete event systems. Nowadays different researchers use supervisory control theory together with aiming at the synthesis of supervisors for discrete event systems. Many approaches have been proposed in order to solve the synthesis problem, but all them face the problem of state explosion. This work introduces an algorithm to the synthesis of the supervisor for discrete event systems based on symbolic model checking. The introduced algorithm is validated using two different computational tools, namely PEP (Pragramming Enviroment based Petri Nets) and SMV (Simbolic Model Verifier). Model checking is carried on based on a Ordered Binary Decision Diagrams, that allow a compact representation of the state space based on boolean expressions. Also, in this work we apply the algorithm to two different production systems examples.Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2019-03-14T12:05:56Z No. of bitstreams: 1 WELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGMet 1999..pdf: 11135088 bytes, checksum: 3a3140b444b1ed3100f797add1679868 (MD5)Made available in DSpace on 2019-03-14T12:05:56Z (GMT). No. of bitstreams: 1 WELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGMet 1999..pdf: 11135088 bytes, checksum: 3a3140b444b1ed3100f797add1679868 (MD5) Previous issue date: 1999-05-10Universidade Federal de Campina GrandePÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia Elétrica.Redes de PetriTeoria de controle supervisórioSíntese de supervisores - sistemasExplosão de estados - sistemasSistemas a eventos discretosVerificação simbólica de modelos - sistemasPragramming Enviroment based Petri Nets) - PEPSimbolic Model Verifier) - SMVDiagrama de Decisão Binário Ordenado - OBDDSupervisor for discrete event systemsSymbolic model checkingSupervisory control theoryPetri netsModelagem de buffersAlgoritmo de verificação de modelosSíntese de supervisores através de verificação de modelo.Synthesis of supervisors through model verification.1999-05-102019-03-14T12:05:56Z2019-03-142019-03-14T12:05:56Zhttps://dspace.sti.ufcg.edu.br/handle/riufcg/3132BASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGTEXTWELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGEE 1999.pdf.txtWELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGEE 1999.pdf.txttext/plain172228https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3132/4/WELLINGTON+DE+ARA%C3%9AJO+BASTOS+-+DISSERTA%C3%87%C3%83O+PPGEE+1999.pdf.txt5366c6178c7e811b293098679e25bb4bMD54ORIGINALWELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGEE 1999.pdfWELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGEE 1999.pdfapplication/pdf10805949https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3132/3/WELLINGTON+DE+ARA%C3%9AJO+BASTOS+-+DISSERTA%C3%87%C3%83O+PPGEE+1999.pdf7159b7c2575f85010ae35399d4367306MD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3132/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52riufcg/31322025-07-24 03:48:33.538oai:dspace.sti.ufcg.edu.br:riufcg/3132Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512025-07-24T06:48:33Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.pt_BR.fl_str_mv Síntese de supervisores através de verificação de modelo.
dc.title.alternative.pt_BR.fl_str_mv Synthesis of supervisors through model verification.
title Síntese de supervisores através de verificação de modelo.
spellingShingle Síntese de supervisores através de verificação de modelo.
BASTOS, Wellington de Araújo.
Engenharia Elétrica.
Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
title_short Síntese de supervisores através de verificação de modelo.
title_full Síntese de supervisores através de verificação de modelo.
title_fullStr Síntese de supervisores através de verificação de modelo.
title_full_unstemmed Síntese de supervisores através de verificação de modelo.
title_sort Síntese de supervisores através de verificação de modelo.
author BASTOS, Wellington de Araújo.
author_facet BASTOS, Wellington de Araújo.
author_role author
dc.contributor.advisor1.fl_str_mv PERKUSICH, Angelo.
dc.contributor.advisor1ID.fl_str_mv PERKUSICH, A.
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/9439858291700830
dc.contributor.referee1.fl_str_mv LIMA, Antonio Marcos Nogueira.
dc.contributor.referee2.fl_str_mv BARROSO, Giovani Cordeiro.
dc.contributor.authorID.fl_str_mv BASTOS, W. A.
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/9251558070735476
dc.contributor.author.fl_str_mv BASTOS, Wellington de Araújo.
contributor_str_mv PERKUSICH, Angelo.
LIMA, Antonio Marcos Nogueira.
BARROSO, Giovani Cordeiro.
dc.subject.cnpq.fl_str_mv Engenharia Elétrica.
topic Engenharia Elétrica.
Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
dc.subject.por.fl_str_mv Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
description As redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.
publishDate 1999
dc.date.issued.fl_str_mv 1999-05-10
dc.date.accessioned.fl_str_mv 2019-03-14T12:05:56Z
dc.date.available.fl_str_mv 2019-03-14
2019-03-14T12:05:56Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://dspace.sti.ufcg.edu.br/handle/riufcg/3132
dc.identifier.citation.fl_str_mv BASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.
url https://dspace.sti.ufcg.edu.br/handle/riufcg/3132
identifier_str_mv BASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.publisher.program.fl_str_mv PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv UFCG
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Engenharia Elétrica e Informática - CEEI
publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
bitstream.url.fl_str_mv https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3132/4/WELLINGTON+DE+ARA%C3%9AJO+BASTOS+-+DISSERTA%C3%87%C3%83O+PPGEE+1999.pdf.txt
https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3132/3/WELLINGTON+DE+ARA%C3%9AJO+BASTOS+-+DISSERTA%C3%87%C3%83O+PPGEE+1999.pdf
https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3132/2/license.txt
bitstream.checksum.fl_str_mv 5366c6178c7e811b293098679e25bb4b
7159b7c2575f85010ae35399d4367306
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1863363411455246336