Síntese de supervisores através de verificação de modelo.

Detalhes bibliográficos
Ano de defesa: 1999
Autor(a) principal: BASTOS, Wellington de Araújo.
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
UFCG
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
Engenharia Elétrica.
Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/3132
Resumo: As redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.
id UFCG_a2e18542468fabbe186818ec6eec9018
oai_identifier_str oai:dspace.sti.ufcg.edu.br:riufcg/3132
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str
spelling Síntese de supervisores através de verificação de modelo.Synthesis of supervisors through model verification.Redes de PetriTeoria de controle supervisórioSíntese de supervisores - sistemasExplosão de estados - sistemasSistemas a eventos discretosVerificação simbólica de modelos - sistemasPragramming Enviroment based Petri Nets) - PEPSimbolic Model Verifier) - SMVDiagrama de Decisão Binário Ordenado - OBDDSupervisor for discrete event systemsSymbolic model checkingSupervisory control theoryPetri netsModelagem de buffersAlgoritmo de verificação de modelosEngenharia Elétrica.As redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.Petri nets have been extensively used to the modeling, analysis and control of discrete event systems. Nowadays different researchers use supervisory control theory together with aiming at the synthesis of supervisors for discrete event systems. Many approaches have been proposed in order to solve the synthesis problem, but all them face the problem of state explosion. This work introduces an algorithm to the synthesis of the supervisor for discrete event systems based on symbolic model checking. The introduced algorithm is validated using two different computational tools, namely PEP (Pragramming Enviroment based Petri Nets) and SMV (Simbolic Model Verifier). Model checking is carried on based on a Ordered Binary Decision Diagrams, that allow a compact representation of the state space based on boolean expressions. Also, in this work we apply the algorithm to two different production systems examples.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGPERKUSICH, Angelo.PERKUSICH, A.http://lattes.cnpq.br/9439858291700830LIMA, Antonio Marcos Nogueira.BARROSO, Giovani Cordeiro.BASTOS, Wellington de Araújo.1999-05-102019-03-14T12:05:56Z2019-03-142019-03-14T12:05:56Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttps://dspace.sti.ufcg.edu.br/handle/riufcg/3132BASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2025-07-24T06:48:33Zoai:dspace.sti.ufcg.edu.br:riufcg/3132Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512025-07-24T06:48:33Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.none.fl_str_mv Síntese de supervisores através de verificação de modelo.
Synthesis of supervisors through model verification.
title Síntese de supervisores através de verificação de modelo.
spellingShingle Síntese de supervisores através de verificação de modelo.
BASTOS, Wellington de Araújo.
Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
Engenharia Elétrica.
title_short Síntese de supervisores através de verificação de modelo.
title_full Síntese de supervisores através de verificação de modelo.
title_fullStr Síntese de supervisores através de verificação de modelo.
title_full_unstemmed Síntese de supervisores através de verificação de modelo.
title_sort Síntese de supervisores através de verificação de modelo.
author BASTOS, Wellington de Araújo.
author_facet BASTOS, Wellington de Araújo.
author_role author
dc.contributor.none.fl_str_mv PERKUSICH, Angelo.
PERKUSICH, A.
http://lattes.cnpq.br/9439858291700830
LIMA, Antonio Marcos Nogueira.
BARROSO, Giovani Cordeiro.
dc.contributor.author.fl_str_mv BASTOS, Wellington de Araújo.
dc.subject.por.fl_str_mv Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
Engenharia Elétrica.
topic Redes de Petri
Teoria de controle supervisório
Síntese de supervisores - sistemas
Explosão de estados - sistemas
Sistemas a eventos discretos
Verificação simbólica de modelos - sistemas
Pragramming Enviroment based Petri Nets) - PEP
Simbolic Model Verifier) - SMV
Diagrama de Decisão Binário Ordenado - OBDD
Supervisor for discrete event systems
Symbolic model checking
Supervisory control theory
Petri nets
Modelagem de buffers
Algoritmo de verificação de modelos
Engenharia Elétrica.
description As redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.
publishDate 1999
dc.date.none.fl_str_mv 1999-05-10
2019-03-14T12:05:56Z
2019-03-14
2019-03-14T12:05:56Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://dspace.sti.ufcg.edu.br/handle/riufcg/3132
BASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.
url https://dspace.sti.ufcg.edu.br/handle/riufcg/3132
identifier_str_mv BASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
UFCG
publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
UFCG
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1851784611591356416

Registros relacionados