Abordagem para redução de complexidade de RNA usando reconfiguração dinâmica.

• Ano de defesa: 2005
• Autor(a) principal: BRUNELLI, Luiz.
• Orientador(a): MELCHER, Elmar Uwe Kurt. , FREIRE, Raimundo Carlos Silvério.
• Banca de defesa: BARROS, Edna Natividade da Silva., CAVALCANTI, José Homero Feitosa., STRUM, Marius., CATUNDA, Sebastian Yuri Cavalcanti.
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Campina Grande
• Programa de Pós-Graduação: PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
• Departamento: Centro de Engenharia Elétrica e Informática - CEEI
• País: Brasil
• Palavras-chave em Português: Rede neural; Inteligência artificial.; Neurociência computacional; Computação reconfigurável; VLSI; FPGA; Reconfiguração dinâmica; Artificial Neural Networks; Dynamic reconfiguration; Chaveamento dinâmico de circuitos
• Área do conhecimento CNPq: Engenharia Elétrica.
• Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/1435

Nesta tese descreve-se uma nova solução para o tratamento da complexidade das interconexões entre os elementos de processamento das redes neuronais artificiais (RNAs). Ela possibilita implementar RNAs em hardware, de tecnologia digital, com um número maior de neurônios do que se faz atualmente. As RNAs têm sido usadas como solução em vários problemas complexos. Em alguns destes problemas faz-se necesário a sua implementação em hardware. Vários s˜ao os compromissos que devem ser satisfeitos durante o projeto e implementa¸c˜ao das RNAs, dentre eles o das interconexões entre os neurônios. Atualmente encontram-se implementações neuronais utilizando circuitos integrados especificamente desenvolvidos para uma dada arquitetura de rede neuronal e também o uso de circuitos integrados configurados pelo usuário. Dentre estes circuitos existem os FPGAs reconfigur´aveis dinamicamente (DR-FPGAs) que podem ter suas características alteradas durante a sua opera¸c˜ao, sem sofrer interrupções em seu funcionamento normal. Estes dispositivos têm sido utilizados na implementação de RNAs. Propõe-se uma solução para o problema das interconexões entre os neurônios artificiais utilizando os DR-FPGAs e uma nova forma de computação: as Figuras de Execução (F.E.). As F.E. permitem teoricamente reduzir o impacto das interconexões através da eliminação do transporte de dados via barramento, além de outras vantagens e desvantagens durante o processamento da computação. As F.E. não parecem estar restritas apenas as aplicações de RNAs. Elas podem ser utilizadas pela computação reconfigurável em problemas massivamente paralelos e/ou que necessitem trocar informações entre os vários elementos de processamento do sistema.