Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos

Detalhes bibliográficos
Ano de defesa: 2018
Autor(a) principal: Ferreira, Victor da Cruz
Orientador(a): França, Felipe Maia Galvão
Banca de defesa: Amorim, Claudio Luis de, Bentes, Cristiana Barbosa
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal do Rio de Janeiro
Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia de Sistemas e Computação
Departamento: Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia
País: Brasil
Palavras-chave em Português:
FPGA
in-situ
Dataflow
Área do conhecimento CNPq:
CNPQ::ENGENHARIAS
Link de acesso: http://hdl.handle.net/11422/13077
Resumo: Há alguns anos atrás, limitações em energia e espaço entre transistores começou a mover a indústria de circuitos integrados para uma nova fronteira que envolvia arquiteturas heterogêneas de computadores e designs voltados para um menor consumo de energia. Hoje em dia, Field Programmable Gate Arrays (FPGAs) são de enorme importância para estes sistema por conta de sua alta flexibilidade para programação e baixo consumo de energia. Porém, por conta do aumento do número de aceleradores e dispositivos paralelos, existe um grande aumento na movimentação de dados na rede. Este aumento no trafego pode resultar em problemas na performance do sistema. Uma forma de minimizar a movimentação de dados é processar ele in-situ, isto é, mais próximo de onde o dado se encontra. Com este conceito em mente, este trabalho desenvolveu e avaliou um sistema de disco inteligente que realiza reconhecimento facial através de um rede neural sem peso implementada em uma FPGA através da ferramente High-Level Synthesis (HLS). Resultados preliminares em performance, área de circuito e consumo de energia demonstram que o co-processador desenvolvido pode aprender e reconhecer faces mais rápido do que o microprocessador ARM da mesma FPGA, enquanto reduz significativamente o trafego na rede
id UFRJ_0020c19b19eb7327f0267500b77c2a0b
oai_identifier_str oai:pantheon.ufrj.br:11422/13077
network_acronym_str UFRJ
network_name_str Repositório Institucional da UFRJ
repository_id_str
spelling Ferreira, Victor da Cruzhttp://lattes.cnpq.br/1097952760431187http://lattes.cnpq.br/8249807481256833Nery, Alexandre Solonhttp://lattes.cnpq.br/4065604566586654Amorim, Claudio Luis deBentes, Cristiana BarbosaFrança, Felipe Maia Galvão2020-09-22T21:05:30Z2020-09-24T03:00:07Z2018-03http://hdl.handle.net/11422/13077Há alguns anos atrás, limitações em energia e espaço entre transistores começou a mover a indústria de circuitos integrados para uma nova fronteira que envolvia arquiteturas heterogêneas de computadores e designs voltados para um menor consumo de energia. Hoje em dia, Field Programmable Gate Arrays (FPGAs) são de enorme importância para estes sistema por conta de sua alta flexibilidade para programação e baixo consumo de energia. Porém, por conta do aumento do número de aceleradores e dispositivos paralelos, existe um grande aumento na movimentação de dados na rede. Este aumento no trafego pode resultar em problemas na performance do sistema. Uma forma de minimizar a movimentação de dados é processar ele in-situ, isto é, mais próximo de onde o dado se encontra. Com este conceito em mente, este trabalho desenvolveu e avaliou um sistema de disco inteligente que realiza reconhecimento facial através de um rede neural sem peso implementada em uma FPGA através da ferramente High-Level Synthesis (HLS). Resultados preliminares em performance, área de circuito e consumo de energia demonstram que o co-processador desenvolvido pode aprender e reconhecer faces mais rápido do que o microprocessador ARM da mesma FPGA, enquanto reduz significativamente o trafego na redeA couple years ago, limitations in power and transistor area began to charge the integrated circuit industry into a new frontier that involved heterogeneous computer architectures and energy-efficient designs. Now-a-days, Field Programmable Gate Arrays (FPGAs) play an important role on these systems due to their high flexibility and energy-efficient processing capabilities. However, due to the increasing number of accelerators and new devices embedded with parallel capabilities there is an increase in data movement through the network. This increase in traffic may result in overall system performance depreciation. One way to decrease the data movement is to process the data in-situ, which means processing the data near it’s location. With this concept in mind, this work aims at designing and evaluating a smart disk system for in-situ face recognition through a Weightless artificial Neural Network (WNN) co-processor designed in High-Level Synthesis (HLS) and implemented in the system’s FPGA. Preliminaries results in performance, circuit-area and energy consumption results shows that the co-processor can efficiently learn and recognize faces faster than the system’s embedded ARM processor, while also significantly reducing network traffic.Submitted by Moreno Barros (moreno@ct.ufrj.br) on 2020-09-22T21:05:30Z No. of bitstreams: 1 VictorDaCruzFerreira.pdf: 909976 bytes, checksum: 817f8cf36ac62e723fbf27a963481f28 (MD5)Made available in DSpace on 2020-09-22T21:05:30Z (GMT). No. of bitstreams: 1 VictorDaCruzFerreira.pdf: 909976 bytes, checksum: 817f8cf36ac62e723fbf27a963481f28 (MD5) Previous issue date: 2018-03porUniversidade Federal do Rio de JaneiroPrograma de Pós-Graduação em Engenharia de Sistemas e ComputaçãoUFRJBrasilInstituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de EngenhariaCNPQ::ENGENHARIASFPGAin-situDataflowUma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisabertoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRJinstname:Universidade Federal do Rio de Janeiro (UFRJ)instacron:UFRJLICENSElicense.txtlicense.txttext/plain; charset=utf-81853http://pantheon.ufrj.br:80/bitstream/11422/13077/2/license.txtdd32849f2bfb22da963c3aac6e26e255MD52ORIGINALVictorDaCruzFerreira.pdfVictorDaCruzFerreira.pdfapplication/pdf909976http://pantheon.ufrj.br:80/bitstream/11422/13077/1/VictorDaCruzFerreira.pdf817f8cf36ac62e723fbf27a963481f28MD5111422/130772020-09-24 00:00:07.567oai:pantheon.ufrj.br:11422/13077TElDRU7Dh0EgTsODTy1FWENMVVNJVkEgREUgRElTVFJJQlVJw4fDg08KCkFvIGFzc2luYXIgZSBlbnRyZWdhciBlc3RhIGxpY2Vuw6dhLCB2b2PDqihzKSBvKHMpIGF1dG9yKGVzKSBvdSBwcm9wcmlldMOhcmlvKHMpIGRvcyBkaXJlaXRvcyBhdXRvcmFpcyBjb25jZWRlKG0pIGFvIFJlcG9zaXTDs3JpbyBQYW50aGVvbiBkYSBVbml2ZXJzaWRhZGUgRmVkZXJhbCBkbyBSaW8gZGUgSmFuZWlybyAoVUZSSikgbyBkaXJlaXRvIG7Do28gLSBleGNsdXNpdm8gZGUgcmVwcm9kdXppciwgY29udmVydGVyIChjb21vIGRlZmluaWRvIGFiYWl4byksIGUvb3UgZGlzdHJpYnVpciBvIGRvY3VtZW50byBlbnRyZWd1ZSAoaW5jbHVpbmRvIG8gcmVzdW1vKSBlbSB0b2RvIG8gbXVuZG8sIGVtIGZvcm1hdG8gZWxldHLDtG5pY28gZSBlbSBxdWFscXVlciBtZWlvLCBpbmNsdWluZG8sIG1hcyBuw6NvIGxpbWl0YWRvIGEgw6F1ZGlvIGUvb3UgdsOtZGVvLgoKVm9jw6ogY29uY29yZGEgcXVlIGEgVUZSSiBwb2RlLCBzZW0gYWx0ZXJhciBvIGNvbnRlw7pkbywgdHJhZHV6aXIgYSBhcHJlc2VudGHDp8OjbyBkZSBxdWFscXVlciBtZWlvIG91IGZvcm1hdG8gY29tIGEgZmluYWxpZGFkZSBkZSBwcmVzZXJ2YcOnw6NvLgoKVm9jw6ogdGFtYsOpbSBjb25jb3JkYSBxdWUgYSBVRlJKIHBvZGUgbWFudGVyIG1haXMgZGUgdW1hIGPDs3BpYSBkZXNzYSBzdWJtaXNzw6NvIHBhcmEgZmlucyBkZSBzZWd1cmFuw6dhLCBiYWNrLXVwIGUgcHJlc2VydmHDp8OjbyBkaWdpdGFsLgoKRGVjbGFyYSBxdWUgbyBkb2N1bWVudG8gZW50cmVndWUgw6kgc2V1IHRyYWJhbGhvIG9yaWdpbmFsLCBlIHF1ZSB2b2PDqiB0ZW0gbyBkaXJlaXRvIGRlIGNvbmNlZGVyIG9zIGRpcmVpdG9zIGNvbnRpZG9zIG5lc3RhIGxpY2Vuw6dhLiBWb2PDqiB0YW1iw6ltIGRlY2xhcmEgcXVlIGEgc3VhIGFwcmVzZW50YcOnw6NvLCBjb20gbyBtZWxob3IgZGUgc2V1cyBjb25oZWNpbWVudG9zLCBuw6NvIGluZnJpbmdpIGRpcmVpdG9zIGF1dG9yYWlzIGRlIHRlcmNlaXJvcy4KClNlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIGNvbnTDqW0gbWF0ZXJpYWwgZG8gcXVhbCB2b2PDqiBuw6NvIHRlbSBkaXJlaXRvcyBkZSBhdXRvciwgZGVjbGFyYSBxdWUgb2J0ZXZlIGEgcGVybWlzc8OjbyBpcnJlc3RyaXRhIGRvIGRldGVudG9yIGRvcyBkaXJlaXRvcyBhdXRvcmFpcyBlIGNvbmNlZGUgYSBVRlJKIG9zIGRpcmVpdG9zIHJlcXVlcmlkb3MgcG9yIGVzdGEgbGljZW7Dp2EsIGUgcXVlIGVzc2UgbWF0ZXJpYWwgZGUgcHJvcHJpZWRhZGUgZGUgdGVyY2Vpcm9zIGVzdMOhIGNsYXJhbWVudGUgaWRlbnRpZmljYWRvIGUgcmVjb25oZWNpZG8gbm8gdGV4dG8gb3UgY29udGXDumRvIGRhIHN1Ym1pc3PDo28uCgpTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBiYXNlYWRvIGVtIHRyYWJhbGhvIHF1ZSBmb2ksIG91IHRlbSBzaWRvIHBhdHJvY2luYWRvIG91IGFwb2lhZG8gcG9yIHVtYSBhZ8OqbmNpYSBvdSBvdXRybyhzKSBvcmdhbmlzbW8ocykgcXVlIG7Do28gYSBVRlJKLCB2b2PDqiBkZWNsYXJhIHF1ZSBjdW1wcml1IHF1YWxxdWVyIGRpcmVpdG8gZGUgUkVWSVPDg08gb3UgZGUgb3V0cmFzIG9icmlnYcOnw7VlcyByZXF1ZXJpZGFzIHBvciBjb250cmF0byBvdSBhY29yZG8uCgpBIFVGUkogaXLDoSBpZGVudGlmaWNhciBjbGFyYW1lbnRlIG8ocykgc2V1KHMpIG5vbWUocykgY29tbyBhdXRvcihlcykgb3UgcHJvcHJpZXTDoXJpbyhzKSBkYSBzdWJtaXNzw6NvLCBlIG7Do28gZmFyw6EgcXVhbHF1ZXIgYWx0ZXJhw6fDo28sIHBhcmEgYWzDqW0gZGFzIHBlcm1pdGlkYXMgcG9yIGVzdGEgbGljZW7Dp2EsIG5vIGF0byBkZSBzdWJtaXNzw6NvLgo=Repositório de PublicaçõesPUBhttp://www.pantheon.ufrj.br/oai/requestopendoar:2020-09-24T03:00:07Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)false
dc.title.pt_BR.fl_str_mv Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
title Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
spellingShingle Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
Ferreira, Victor da Cruz
CNPQ::ENGENHARIAS
FPGA
in-situ
Dataflow
title_short Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
title_full Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
title_fullStr Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
title_full_unstemmed Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
title_sort Uma arquitetura reconfigurável para processamento in situ utilizando redes neurais sem pesos
author Ferreira, Victor da Cruz
author_facet Ferreira, Victor da Cruz
author_role author
dc.contributor.advisorLattes.pt_BR.fl_str_mv http://lattes.cnpq.br/1097952760431187
dc.contributor.authorLattes.pt_BR.fl_str_mv http://lattes.cnpq.br/8249807481256833
dc.contributor.advisorCo1.none.fl_str_mv Nery, Alexandre Solon
dc.contributor.advisorCo1Lattes.pt_BR.fl_str_mv http://lattes.cnpq.br/4065604566586654
dc.contributor.author.fl_str_mv Ferreira, Victor da Cruz
dc.contributor.referee1.fl_str_mv Amorim, Claudio Luis de
dc.contributor.referee2.fl_str_mv Bentes, Cristiana Barbosa
dc.contributor.advisor1.fl_str_mv França, Felipe Maia Galvão
contributor_str_mv Amorim, Claudio Luis de
Bentes, Cristiana Barbosa
França, Felipe Maia Galvão
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS
topic CNPQ::ENGENHARIAS
FPGA
in-situ
Dataflow
dc.subject.por.fl_str_mv FPGA
in-situ
Dataflow
description Há alguns anos atrás, limitações em energia e espaço entre transistores começou a mover a indústria de circuitos integrados para uma nova fronteira que envolvia arquiteturas heterogêneas de computadores e designs voltados para um menor consumo de energia. Hoje em dia, Field Programmable Gate Arrays (FPGAs) são de enorme importância para estes sistema por conta de sua alta flexibilidade para programação e baixo consumo de energia. Porém, por conta do aumento do número de aceleradores e dispositivos paralelos, existe um grande aumento na movimentação de dados na rede. Este aumento no trafego pode resultar em problemas na performance do sistema. Uma forma de minimizar a movimentação de dados é processar ele in-situ, isto é, mais próximo de onde o dado se encontra. Com este conceito em mente, este trabalho desenvolveu e avaliou um sistema de disco inteligente que realiza reconhecimento facial através de um rede neural sem peso implementada em uma FPGA através da ferramente High-Level Synthesis (HLS). Resultados preliminares em performance, área de circuito e consumo de energia demonstram que o co-processador desenvolvido pode aprender e reconhecer faces mais rápido do que o microprocessador ARM da mesma FPGA, enquanto reduz significativamente o trafego na rede
publishDate 2018
dc.date.issued.fl_str_mv 2018-03
dc.date.accessioned.fl_str_mv 2020-09-22T21:05:30Z
dc.date.available.fl_str_mv 2020-09-24T03:00:07Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/11422/13077
url http://hdl.handle.net/11422/13077
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal do Rio de Janeiro
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Engenharia de Sistemas e Computação
dc.publisher.initials.fl_str_mv UFRJ
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia
publisher.none.fl_str_mv Universidade Federal do Rio de Janeiro
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRJ
instname:Universidade Federal do Rio de Janeiro (UFRJ)
instacron:UFRJ
instname_str Universidade Federal do Rio de Janeiro (UFRJ)
instacron_str UFRJ
institution UFRJ
reponame_str Repositório Institucional da UFRJ
collection Repositório Institucional da UFRJ
bitstream.url.fl_str_mv http://pantheon.ufrj.br:80/bitstream/11422/13077/2/license.txt
http://pantheon.ufrj.br:80/bitstream/11422/13077/1/VictorDaCruzFerreira.pdf
bitstream.checksum.fl_str_mv dd32849f2bfb22da963c3aac6e26e255
817f8cf36ac62e723fbf27a963481f28
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)
repository.mail.fl_str_mv
_version_ 1766886499802939392

Registros relacionados