Timing optimization during the physical synthesis of cell-based VLSI circuits

Detalhes bibliográficos
Ano de defesa: 2016
Autor(a) principal: Livramento, Vinícius dos Santos
Orientador(a): Santos, Luiz Claudio Villar dos
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Link de acesso: https://repositorio.ufsc.br/xmlui/handle/123456789/175807
Resumo: Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2016.
id UFSC_6be3fbf8c356cde253b3660842bb52b9
oai_identifier_str oai:repositorio.ufsc.br:123456789/175807
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str
spelling Universidade Federal de Santa CatarinaLivramento, Vinícius dos SantosSantos, Luiz Claudio Villar dosGüntzel, José Luís Almada2017-05-23T04:10:14Z2017-05-23T04:10:14Z2016345231https://repositorio.ufsc.br/xmlui/handle/123456789/175807Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2016.Abstract : The evolution of CMOS technology made possible integrated circuits with billions of transistors assembled into a single silicon chip, giving rise to the jargon Very-Large-Scale Integration (VLSI). The required clock frequency affects the performance of a VLSI circuit and induces timing constraints that must be properly handled by synthesis tools. During the physical synthesis of VLSI circuits, several optimization techniques are used to iteratively reduce the number of timing violations until the target clock frequency is met. The dramatic increase of interconnect delay under technology scaling represents one of the major challenges for the timing closure of modern VLSI circuits. In this scenario, effective interconnect synthesis techniques play a major role. That is why this thesis targets two timing optimization problems for effective interconnect synthesis: Incremental Timing-Driven Placement (ITDP) and Incremental Timing-Driven Layer Assignment (ITLA). For solving the ITDP problem, this thesis proposes a new Lagrangian Relaxation formulation that minimizes timing violations for both setup and hold timing constraints. This work also proposes a netbased technique that uses Lagrange multipliers as net-weights, which are dynamically updated using an accurate timing analyzer. The netbased technique makes use of a novel discrete search to relocate cells by employing the Euclidean distance to define a proper neighborhood. For solving the ITLA problem, this thesis proposes a network flow approach that handles simultaneously critical and non-critical segments, and exploits a few flow conservation conditions to extract timing information for each net segment individually, thereby enabling the use of an external timing engine. The experimental validation using benchmark suites derived from industrial circuits demonstrates the effectiveness of the proposed techniques when compared with state-of-the-art works.<br>A evolução da tecnologia CMOS viabilizou a fabricação de circuitos integrados contendo bilhões de transistores em uma única pastilha de silício, dando origem ao jargão Very-Large-Scale Integration (VLSI). A frequência-alvo de operação de um circuito VLSI afeta o seu desempenho e induz restrições de timing que devem ser manipuladas pelas ferramentas de síntese. Durante a síntese física de circuitos VLSI, diversas técnicas de otimização são usadas para iterativamente reduzir o número de violações de timing até que a frequência-alvo de operação seja atingida. O aumento dramático do atraso das interconexões devido à evolução tecnológica representa um dos maiores desafios para o fluxo de timing closure de circuitos VLSI contemporâneos. Nesse cenário, técnicas de síntese de interconexão eficientes têm um papel fundamental. Por este motivo, esta tese aborda dois problemas de otimização de timing para uma síntese eficiente das interconexões de um circuito VLSI: Incremental Timing-Driven Placement (ITDP) e Incremental Timing-Driven Layer Assignment (ITLA). Para resolver o problema de ITDP, esta tese propõe uma nova formulação utilizando Relaxação Lagrangeana que tem por objetivo a minimização simultânea das violações de timing para restrições do tipo setup e hold. Este trabalho também propõe uma técnica que utiliza multiplicadores de Lagrange como pesos para as interconexões, os quais são atualizados dinamicamente através dos resultados de uma ferramenta de análise de timing. Tal técnica realoca as células do circuito por meio de uma nova busca discreta que adota a distância Euclidiana como vizinhança.Para resolver o problema de ITLA, esta tese propõe uma abordagem em fluxo em redes que otimiza simultaneamente segmentos críticos e não-críticos, e explora algumas condições de fluxo para extrair as informações de timing para cada segmento individualmente, permitindo assim o uso de uma ferramenta de timing externa. A validação experimental, utilizando benchmarks derivados de circuitos industriais, demonstra a eficiência das técnicas propostas quando comparadas com trabalhos estado da arte.192 p.| il., grafs., tabs.engEngenharia de sistemasAutomaçãoCircuitos integradosRelaxação LagrangeanaTiming optimization during the physical synthesis of cell-based VLSI circuitsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINAL345231.pdfapplication/pdf9548916https://repositorio.ufsc.br/bitstream/123456789/175807/1/345231.pdf8d41b495c44f19df25a19bfa13d74723MD51123456789/1758072017-05-23 01:10:15.043oai:repositorio.ufsc.br:123456789/175807Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestsandra.sobrera@ufsc.bropendoar:23732017-05-23T04:10:15Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.pt_BR.fl_str_mv Timing optimization during the physical synthesis of cell-based VLSI circuits
title Timing optimization during the physical synthesis of cell-based VLSI circuits
spellingShingle Timing optimization during the physical synthesis of cell-based VLSI circuits
Livramento, Vinícius dos Santos
Engenharia de sistemas
Automação
Circuitos integrados
Relaxação Lagrangeana
title_short Timing optimization during the physical synthesis of cell-based VLSI circuits
title_full Timing optimization during the physical synthesis of cell-based VLSI circuits
title_fullStr Timing optimization during the physical synthesis of cell-based VLSI circuits
title_full_unstemmed Timing optimization during the physical synthesis of cell-based VLSI circuits
title_sort Timing optimization during the physical synthesis of cell-based VLSI circuits
author Livramento, Vinícius dos Santos
author_facet Livramento, Vinícius dos Santos
author_role author
dc.contributor.pt_BR.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Livramento, Vinícius dos Santos
dc.contributor.advisor1.fl_str_mv Santos, Luiz Claudio Villar dos
dc.contributor.advisor-co1.fl_str_mv Güntzel, José Luís Almada
contributor_str_mv Santos, Luiz Claudio Villar dos
Güntzel, José Luís Almada
dc.subject.classification.pt_BR.fl_str_mv Engenharia de sistemas
Automação
Circuitos integrados
Relaxação Lagrangeana
topic Engenharia de sistemas
Automação
Circuitos integrados
Relaxação Lagrangeana
description Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2016.
publishDate 2016
dc.date.issued.fl_str_mv 2016
dc.date.accessioned.fl_str_mv 2017-05-23T04:10:14Z
dc.date.available.fl_str_mv 2017-05-23T04:10:14Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/xmlui/handle/123456789/175807
dc.identifier.other.pt_BR.fl_str_mv 345231
identifier_str_mv 345231
url https://repositorio.ufsc.br/xmlui/handle/123456789/175807
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 192 p.| il., grafs., tabs.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/175807/1/345231.pdf
bitstream.checksum.fl_str_mv 8d41b495c44f19df25a19bfa13d74723
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv sandra.sobrera@ufsc.br
_version_ 1851759072203767808

Registros relacionados