MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor

Detalhes bibliográficos
Ano de defesa: 2025
Autor(a) principal: Gomes, Everaldo Pereira
Orientador(a): Gracioli, Giovani
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Link de acesso: https://repositorio.ufsc.br/handle/123456789/267662
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2025.
id UFSC_7ea3f0ee29891c4ddf47ceca45d46768
oai_identifier_str oai:repositorio.ufsc.br:123456789/267662
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str
spelling Universidade Federal de Santa CatarinaGomes, Everaldo PereiraGracioli, Giovani2025-08-25T23:30:00Z2025-08-25T23:30:00Z2025393386https://repositorio.ufsc.br/handle/123456789/267662Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2025.Um mecanismo de regulação da largura de banda da memória é essencial para garan- tir o desempenho e a previsibilidade em sistemas embarcados multinúcleo, especial- mente ao lidar com tarefas críticas que exigem cumprimento rigoroso de prazos. Os mecanismos de regulação da largura de banda da memória também devem operar sem prejudicar as propriedades de temporização do sistema. Nesse contexto, uma solução de regulação da largura de banda da memória baseada no conceito MemGuard foi adaptada para uso no hipervisor Bao, projetado especificamente para particionamento estático e leve, proporcionando isolamento e interferência mínima. Esse mecanismo de controle de memória monitora e regula o acesso à memória entre máquinas virtuais (VMs) executadas em plataformas ARMv8. O mecanismo garante que a largura de banda da memória seja alocada de forma a minimizar a contenção entre as máquinas virtuais, ajudando a manter o desempenho e a correção do sis- tema. Ao gerenciar o acesso à memória de forma eficaz, ele garante que os sistemas em tempo real sofram interferência mínima, o que é fundamental para preservar a previsibilidade e a confiabilidade de ambientes multinúcleo. Nosso sistema, MemGuard-RW, estende a regulação tradicional incorporando tanto o isolamento espacial por meio da coloração do cache quanto o controle temporal usando a imposição dinâmica de orçamento de leitura/gravação. Ele utiliza contadores de desempenho de hardware e feedback acionado por interrupções para adaptar as alocações em tempo real, fornecendo controle preciso e previsível sobre os recursos de memória compartilhada. Foram avaliadas seis estratégias de alocação de orçamento de memória: EWMA, SW, AMBP, AFC, LR e PIC em quatro máquinas virtuais, cada uma executando pares de tarefas de benchmark com cargas de computação e memória variadas. As análises de escalabilidade e eficiência revelaram que EWMA, AFC e PIC oferecem as melhores compensações entre desempenho da tarefa, sobrecarga de CPU e previsibilidade, enquanto AMBP apresentou escalabilidade superior, mas maior custo de CPU. Os resultados demonstram que a regulação adaptativa baseada em feedback mitiga efetivamente a contenção e mantém garantias em tempo real em MPSoCs virtualizados. Esta pesquisa destaca a importância de estratégias de orçamento com base na carga de trabalho e oferece uma base sólida para o gerenciamento de recursos em ambientes embarcados em tempo real e críticos para a segurança.Abstract: A memory bandwidth regulation mechanism is essential for ensuring performance and predictability in multi-core embedded systems, particularly when handling critical tasks that require strict deadline adherence. The memory bandwidth regulation mechanisms must also operate without impairing the system?s timing properties. In this context, a memory bandwidth regulation solution based on the MemGuard concept has been adapted for use within the Bao hypervisor, which is specifically designed for lightweight, static partitioning, providing isolation and minimal interference. This memory control mechanism monitors and regulates memory access across virtual machines (VMs) running on ARMv8 platforms. The mechanism ensures that memory bandwidth is allocated in a way that minimizes contention among virtual machines, help- ing maintain system performance and correctness. By effectively managing memory access, it ensures that real-time systems experience minimal interference, which is critical for preserving the predictability and reliability of multi-core environments. Our system, MemGuard-RW, extends traditional regulation by incorporating both spatial isolation via cache coloring and temporal control using dynamic read/write budget enforcement. It uses hardware performance counters and interrupt-driven feedback to adapt allocations in real time, providing fine-grained and predictable control over shared memory resources. Were evaluated six memory budget allocation strategies EWMA, SW, AMBP, AFC, LR, and PIC across four virtual machines, each running pairs of benchmark tasks with varying compute and memory loads. Scalability and efficiency analyses revealed that EWMA, AFC and PIC offer the best trade-offs between task performance, CPU overhead, and predictability, while AMBP showed superior scalability but higher CPU cost. The results demonstrate that adaptive, feedback-based regulation effectively mitigates contention and maintains real-time guarantees in virtualized MPSoCs. This research highlights the importance of workload-aware budget strategies and offers a robust foun- dation for resource management in safety-critical, real-time embedded environments.97 p.| il., tabs.engComputaçãoMemória virtual (Computação)Sistemas embarcados (Computadores)MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisorinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINALPGCC1313-D.pdfPGCC1313-D.pdfapplication/pdf2836890https://repositorio.ufsc.br/bitstream/123456789/267662/-1/PGCC1313-D.pdfd20b78c795193c41ed1f520a0769e2dcMD5-1123456789/2676622025-08-25 20:30:00.776oai:repositorio.ufsc.br:123456789/267662Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestsandra.sobrera@ufsc.bropendoar:23732025-08-25T23:30Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
title MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
spellingShingle MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
Gomes, Everaldo Pereira
Computação
Memória virtual (Computação)
Sistemas embarcados (Computadores)
title_short MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
title_full MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
title_fullStr MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
title_full_unstemmed MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
title_sort MemGuard-RW: improved real-time memory bandwidth regulation within a hypervisor
author Gomes, Everaldo Pereira
author_facet Gomes, Everaldo Pereira
author_role author
dc.contributor.none.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Gomes, Everaldo Pereira
dc.contributor.advisor1.fl_str_mv Gracioli, Giovani
contributor_str_mv Gracioli, Giovani
dc.subject.classification.none.fl_str_mv Computação
Memória virtual (Computação)
Sistemas embarcados (Computadores)
topic Computação
Memória virtual (Computação)
Sistemas embarcados (Computadores)
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2025.
publishDate 2025
dc.date.accessioned.fl_str_mv 2025-08-25T23:30:00Z
dc.date.available.fl_str_mv 2025-08-25T23:30:00Z
dc.date.issued.fl_str_mv 2025
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/handle/123456789/267662
dc.identifier.other.none.fl_str_mv 393386
identifier_str_mv 393386
url https://repositorio.ufsc.br/handle/123456789/267662
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 97 p.| il., tabs.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/267662/-1/PGCC1313-D.pdf
bitstream.checksum.fl_str_mv d20b78c795193c41ed1f520a0769e2dc
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv sandra.sobrera@ufsc.br
_version_ 1851759130364084224

Registros relacionados