Super-VLIW: uma arquitetura dinamicamente reconfigurável com tolerância a falha

• Ano de defesa: 2011
• Autor(a) principal: Bueno, Cristóferson Guimarães Magalhães
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Viçosa; BR; Metodologias e técnicas da Computação; Sistemas de Computação; Mestrado em Ciência da Computação; UFV
• Palavras-chave em Português: Tolerância a falhas; Arquiteturas reconfiguráveis; Tradução Binária; Grão-Grosso; Fault tolerant; Reconfigurable architecture; Binary translation; Coarse-grain; CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
• Link de acesso: http://locus.ufv.br/handle/123456789/2622

Um novo cenário emerge devido às nanotecnologias. Estas permitirão taxas de integração elevadas, nos limites, ou mesmo além da capacidade atual do silício. Contudo, estimativas apontam para um percentual de falha entre 1% a 20%, números que podem comprometer o futuro das nanotecnologias. Este trabalho propõe uma arquitetura reconfigurável nomeada Super-VLIW capaz de tolerar as altas taxas de defeitos estimadas para as futuras tecnologias. A arquitetura consiste em uma unidade reconfigurável fortemente acoplada a um processador MIPS. A unidade reconfigurável por sua vez é composta por uma unidade de tradução binária a uma cache de configuração, um vetor de grão-grosso de unidades funcionais e uma rede de interconexão. A reconfiguração é realizada em tempo de execução, traduzindo o código binário sem a necessidade de recompilar. A rede de interconexão é composta por um arranjo de redes multiestágio. Estas redes provêm um comunicação tolerantea falha entre as unidades funcioanais da unidade reconfigurável e os registradores do processador MIPS. Este trabalho propõem um mecanismo dinâmico para alocação das unidades disponíveis garantindo a execução paralela das operações básicas, realizando o posicionamento e roteamento em um único passo, o que permite a interconexão correta das unidades mesmo na presença de um número muito elevado de falhas. Além disso, a arquitetura proposta pode escalonar para as futuras nanotecnologias mesmo sob um taxa de falha de 20%.