Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais

Detalhes bibliográficos
Ano de defesa: 2009
Autor(a) principal: Teixeira, Tiago Aparecido
Orientador(a): Ferreira, Ricardo dos Santos lattes
Banca de defesa: Santos, André Gustavo dos lattes, Cardoso, João Manuel Paiva
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Viçosa
Programa de Pós-Graduação: Mestrado em Ciência da Computação
Departamento: Metodologias e técnicas da Computação; Sistemas de Computação
País: BR
Palavras-chave em Português:
Palavras-chave em Inglês:
Área do conhecimento CNPq:
Link de acesso: http://locus.ufv.br/handle/123456789/2595
Resumo: Coarse-grained reconfigurable architecture appears as an alternative solution to reduce the design time, the routing and placement complexity, the reconfiguration time, and the reconfiguration memory, to design high performance and low power embedded system. However, the design space is too wide and it needs new explorations tools. This work proposes an tool of the automatic exploration of design space of the topologies, to be the foccus based in heuristics (Genetic Algorithms, Simulated Annealing and Path Relinking) and schedule algorithms (ASAP and ALAP) to see reconfigurable architecture in arrays with regular patterns and scalable of the interconnection. To validate this tool, a set of multimedia applications, from the set of clusters Media bench and algorithms for signal processing (FIR, DCT etc.) was used in the evaluation of the generated architectures. The criteria for cost take into account the number of connections after the mapping, the critical path and the time to search for solutions. The experimental results showed that the generated architecture can reduce by almost 20% the cost of connections when compared to the topology 0_1_hop, identified by other studies as the most appropriate.
id UFV_77d728d667f3a323616eb1f46107a80c
oai_identifier_str oai:locus.ufv.br:123456789/2595
network_acronym_str UFV
network_name_str LOCUS Repositório Institucional da UFV
repository_id_str
spelling Teixeira, Tiago Aparecidohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4551876U8Iorio, Vladimir Oliveira Dihttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784559J9Arroyo, José Elias Cláudiohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4703979J8Ferreira, Ricardo dos Santoshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5Santos, André Gustavo doshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4796253Z5Cardoso, João Manuel Paiva2015-03-26T13:10:21Z2009-08-252015-03-26T13:10:21Z2009-04-03TEIXEIRA, Tiago Aparecido. Heuristics for the generation of reconfigurable architectures in bidimensional arrays. 2009. 172 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2009.http://locus.ufv.br/handle/123456789/2595Coarse-grained reconfigurable architecture appears as an alternative solution to reduce the design time, the routing and placement complexity, the reconfiguration time, and the reconfiguration memory, to design high performance and low power embedded system. However, the design space is too wide and it needs new explorations tools. This work proposes an tool of the automatic exploration of design space of the topologies, to be the foccus based in heuristics (Genetic Algorithms, Simulated Annealing and Path Relinking) and schedule algorithms (ASAP and ALAP) to see reconfigurable architecture in arrays with regular patterns and scalable of the interconnection. To validate this tool, a set of multimedia applications, from the set of clusters Media bench and algorithms for signal processing (FIR, DCT etc.) was used in the evaluation of the generated architectures. The criteria for cost take into account the number of connections after the mapping, the critical path and the time to search for solutions. The experimental results showed that the generated architecture can reduce by almost 20% the cost of connections when compared to the topology 0_1_hop, identified by other studies as the most appropriate.Arquiteturas reconfiguráveis de grão grosso são alternativas para a redução do tempo de projeto, a complexidade do posicionamento e roteamento, o tempo de configuração e a memória de configuração para projetos de sistemas embarcados com demanda de alto desempenho e baixo consumo de energia. Porém o espaço de projeto é amplo e necessita de ferramentas flexíveis para sua exploração. Este trabalho propõe uma abordagem baseada em heurísticas (Algoritmos Genéticos, Simulated Annealing, Path Relinking) e algoritmos de escalonamento (ALAP e ASAP) visando as arquiteturas reconfiguráveis em arranjos com padrões regulares e escaláveis de interconexão. Para validar a ferramenta, um conjunto de aplicações multimídia, derivadas do conjunto de Mediabench e de núcleos de algoritmos para processamento de sinais (FIR, DCT etc.) Foi utilizado na avaliação de arquiteturas geradas. Os critérios de custo levaram em conta os números de conexões após o mapeamento, o caminho crítico e o tempo de busca das soluções. Os resultados experimentais mostraram que as arquiteturas geradas podem reduzir em quase 20% o custo de conexões quando comparados à topologia 0_1_hop, apontada por outros trabalhos como a mais adequada.application/pdfporUniversidade Federal de ViçosaMestrado em Ciência da ComputaçãoUFVBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoArquiteturas reconfiguráveisHeurísticasArranjos de grão grossoReconfigurable architecturesHeuristicsCoarse-grained arraysCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOHeurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionaisHeuristics for the generation of reconfigurable architectures in bidimensional arraysinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:LOCUS Repositório Institucional da UFVinstname:Universidade Federal de Viçosa (UFV)instacron:UFVORIGINALtexto completo.pdfapplication/pdf9276688https://locus.ufv.br//bitstream/123456789/2595/1/texto%20completo.pdfd250d8c00e24ed25539d99f8475c1561MD51TEXTtexto completo.pdf.txttexto completo.pdf.txtExtracted texttext/plain172https://locus.ufv.br//bitstream/123456789/2595/2/texto%20completo.pdf.txtc2fe94133b88ffc2cdbba6a60683a3dbMD52THUMBNAILtexto completo.pdf.jpgtexto completo.pdf.jpgIM Thumbnailimage/jpeg3389https://locus.ufv.br//bitstream/123456789/2595/3/texto%20completo.pdf.jpg1c48e9602510bad84744462be3cc4c64MD53123456789/25952016-04-08 23:10:43.399oai:locus.ufv.br:123456789/2595Repositório InstitucionalPUBhttps://www.locus.ufv.br/oai/requestfabiojreis@ufv.bropendoar:21452016-04-09T02:10:43LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)false
dc.title.por.fl_str_mv Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
dc.title.alternative.eng.fl_str_mv Heuristics for the generation of reconfigurable architectures in bidimensional arrays
title Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
spellingShingle Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
Teixeira, Tiago Aparecido
Arquiteturas reconfiguráveis
Heurísticas
Arranjos de grão grosso
Reconfigurable architectures
Heuristics
Coarse-grained arrays
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
title_full Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
title_fullStr Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
title_full_unstemmed Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
title_sort Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionais
author Teixeira, Tiago Aparecido
author_facet Teixeira, Tiago Aparecido
author_role author
dc.contributor.authorLattes.por.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4551876U8
dc.contributor.author.fl_str_mv Teixeira, Tiago Aparecido
dc.contributor.advisor-co1.fl_str_mv Iorio, Vladimir Oliveira Di
dc.contributor.advisor-co1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784559J9
dc.contributor.advisor-co2.fl_str_mv Arroyo, José Elias Cláudio
dc.contributor.advisor-co2Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4703979J8
dc.contributor.advisor1.fl_str_mv Ferreira, Ricardo dos Santos
dc.contributor.advisor1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5
dc.contributor.referee1.fl_str_mv Santos, André Gustavo dos
dc.contributor.referee1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4796253Z5
dc.contributor.referee2.fl_str_mv Cardoso, João Manuel Paiva
contributor_str_mv Iorio, Vladimir Oliveira Di
Arroyo, José Elias Cláudio
Ferreira, Ricardo dos Santos
Santos, André Gustavo dos
Cardoso, João Manuel Paiva
dc.subject.por.fl_str_mv Arquiteturas reconfiguráveis
Heurísticas
Arranjos de grão grosso
topic Arquiteturas reconfiguráveis
Heurísticas
Arranjos de grão grosso
Reconfigurable architectures
Heuristics
Coarse-grained arrays
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.subject.eng.fl_str_mv Reconfigurable architectures
Heuristics
Coarse-grained arrays
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description Coarse-grained reconfigurable architecture appears as an alternative solution to reduce the design time, the routing and placement complexity, the reconfiguration time, and the reconfiguration memory, to design high performance and low power embedded system. However, the design space is too wide and it needs new explorations tools. This work proposes an tool of the automatic exploration of design space of the topologies, to be the foccus based in heuristics (Genetic Algorithms, Simulated Annealing and Path Relinking) and schedule algorithms (ASAP and ALAP) to see reconfigurable architecture in arrays with regular patterns and scalable of the interconnection. To validate this tool, a set of multimedia applications, from the set of clusters Media bench and algorithms for signal processing (FIR, DCT etc.) was used in the evaluation of the generated architectures. The criteria for cost take into account the number of connections after the mapping, the critical path and the time to search for solutions. The experimental results showed that the generated architecture can reduce by almost 20% the cost of connections when compared to the topology 0_1_hop, identified by other studies as the most appropriate.
publishDate 2009
dc.date.available.fl_str_mv 2009-08-25
2015-03-26T13:10:21Z
dc.date.issued.fl_str_mv 2009-04-03
dc.date.accessioned.fl_str_mv 2015-03-26T13:10:21Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv TEIXEIRA, Tiago Aparecido. Heuristics for the generation of reconfigurable architectures in bidimensional arrays. 2009. 172 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2009.
dc.identifier.uri.fl_str_mv http://locus.ufv.br/handle/123456789/2595
identifier_str_mv TEIXEIRA, Tiago Aparecido. Heuristics for the generation of reconfigurable architectures in bidimensional arrays. 2009. 172 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2009.
url http://locus.ufv.br/handle/123456789/2595
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Viçosa
dc.publisher.program.fl_str_mv Mestrado em Ciência da Computação
dc.publisher.initials.fl_str_mv UFV
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Metodologias e técnicas da Computação; Sistemas de Computação
publisher.none.fl_str_mv Universidade Federal de Viçosa
dc.source.none.fl_str_mv reponame:LOCUS Repositório Institucional da UFV
instname:Universidade Federal de Viçosa (UFV)
instacron:UFV
instname_str Universidade Federal de Viçosa (UFV)
instacron_str UFV
institution UFV
reponame_str LOCUS Repositório Institucional da UFV
collection LOCUS Repositório Institucional da UFV
bitstream.url.fl_str_mv https://locus.ufv.br//bitstream/123456789/2595/1/texto%20completo.pdf
https://locus.ufv.br//bitstream/123456789/2595/2/texto%20completo.pdf.txt
https://locus.ufv.br//bitstream/123456789/2595/3/texto%20completo.pdf.jpg
bitstream.checksum.fl_str_mv d250d8c00e24ed25539d99f8475c1561
c2fe94133b88ffc2cdbba6a60683a3db
1c48e9602510bad84744462be3cc4c64
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)
repository.mail.fl_str_mv fabiojreis@ufv.br
_version_ 1801213719721541632