Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital

Detalhes bibliográficos
Ano de defesa: 2009
Autor(a) principal: Cardoso, Adriano dos Santos [UNESP]
Orientador(a): Oki, Nobuo [UNESP]
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Estadual Paulista (Unesp)
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Sintetizadores de frequencia
Palavras-chave em Inglês:
CMOS
PLL
DLL
Link de acesso: http://hdl.handle.net/11449/100288
Resumo: Sintetizadores de frequência são circuitos críticos usados largamente em muitas aplicações de temporização. Circuitos PLL apresentam uma boa solução para temporização, mas utilizam geralmente blocos analógicos que são facilmente influenciados em desempenho devidos a instabilidades inerentes aos processos de fabricação e ruídos. Com a evolução dos circuitos e ferramentas para sistemas digitais foi possível a implementação de circuitos que utilizem somente recursos digitais tais como os DLL. Um dos papéis dos sintetizadores é equalizar a fase de um sinal de clock em relação a uma segunda referência adicionando fase entre os sinais. Este trabalho tem como objetivo o desenvolvimento de um circuito DLL com arquitetura flexível e programável para utilização no ajuste de fase e recuperação de sinais. Os blocos digitais foram implementados utilizando ferramentas de alto nível de abstração para avaliação do comportamento funcional. O objetivo final é a implementação do circuito validado em tecnologia CMOS 350 nm da AMS
id UNSP_030276ee63be5af05fccfc5e5bd39adb
oai_identifier_str oai:repositorio.unesp.br:11449/100288
network_acronym_str UNSP
network_name_str Repositório Institucional da UNESP
repository_id_str
spelling Cardoso, Adriano dos Santos [UNESP]Universidade Estadual Paulista (Unesp)Alves, Carlos AntonioShinoda, Ailton AkiraOliveira, José Raimundo deDescardeci, José RicardoOki, Nobuo [UNESP]2014-06-11T19:30:32Z2014-06-11T19:30:32Z2009-11-25CARDOSO, Adriano dos Santos. Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital. 2009. 77 f. Tese (doutorado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2009.http://hdl.handle.net/11449/100288000622472cardoso_as_dr_ilha.pdf33004099080P01525717947689076Sintetizadores de frequência são circuitos críticos usados largamente em muitas aplicações de temporização. Circuitos PLL apresentam uma boa solução para temporização, mas utilizam geralmente blocos analógicos que são facilmente influenciados em desempenho devidos a instabilidades inerentes aos processos de fabricação e ruídos. Com a evolução dos circuitos e ferramentas para sistemas digitais foi possível a implementação de circuitos que utilizem somente recursos digitais tais como os DLL. Um dos papéis dos sintetizadores é equalizar a fase de um sinal de clock em relação a uma segunda referência adicionando fase entre os sinais. Este trabalho tem como objetivo o desenvolvimento de um circuito DLL com arquitetura flexível e programável para utilização no ajuste de fase e recuperação de sinais. Os blocos digitais foram implementados utilizando ferramentas de alto nível de abstração para avaliação do comportamento funcional. O objetivo final é a implementação do circuito validado em tecnologia CMOS 350 nm da AMSFrequency Synthesizers are critical circuits widely used in timing applications. PLLs devices had showed a good solution for timing, but they normally because the use analog building blocks that are often influenced by the subtract building process and noises. Nevertheless, after the evolution of complex circuits and development tools it had been possible the implementation of systems that implement only digital resource such as DLL. One of major goals of synthesizers is to equalize the phase between a clock signal and a second reference. This work aims to develop DLL devices that are built in a flexible and reprogrammable architecture for using in decrements or increments in the phase and clock recovery. Digital blocks were implemented using high level abstraction tools for analysis of functional behavior. The main objective is the circuit implementation and validations in CMOS .35 AMS processCoordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)77 f. : il.porUniversidade Estadual Paulista (Unesp)Alephreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESPSintetizadores de frequenciaCMOSPLLDLLDesenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digitalinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/openAccessEngenharia Elétrica - FEISAutomaçãoControle e instrumentação eletrônicaUniversidade Estadual Paulista (UNESP), Faculdade de Engenharia, Ilha Solteira1525717947689076Publication85b724f4-c5d4-4984-9caf-8f0f0d076a19virtual::174929-185b724f4-c5d4-4984-9caf-8f0f0d076a19virtual::174929-1909f8040-719f-42cf-a550-e298b801fcebvirtual::188677-1909f8040-719f-42cf-a550-e298b801fcebvirtual::188677-1ORIGINALcardoso_as_dr_ilha.pdfapplication/pdf731569https://repositorio.unesp.br/bitstreams/a4dc10bc-a887-4cad-a5d3-873cb5534b12/download5543d0ce31f156eb520e157b32344a2bMD51trueAnonymousREADTEXTcardoso_as_dr_ilha.pdf.txtWritten by FormatFilter org.dspace.app.mediafilter.TikaTextExtractionFilter on 2023-10-29T06:13:05Z (GMT).Extracted texttext/plain102560https://repositorio.unesp.br/bitstreams/1e986f9d-538b-47a4-a539-d8d1daa2b1ed/downloadee48b72e1514fe04124a61462721cbf2MD54falseAnonymousREADTHUMBNAILcardoso_as_dr_ilha.pdf.jpgWritten by FormatFilter org.dspace.app.mediafilter.ImageMagickPdfThumbnailFilter on 2016-11-16T22:41:12Z (GMT).IM Thumbnailimage/jpeg4340https://repositorio.unesp.br/bitstreams/00efa22b-cdf5-4ea4-a162-f42122f8de8e/download460b487d9dca8047a202be59a966b3c2MD53falseAnonymousREAD11449/1002882026-03-11T13:48:57.635287Zopen.accessoai:repositorio.unesp.br:11449/100288https://repositorio.unesp.brRepositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestrepositoriounesp@unesp.bropendoar:29462026-03-11T13:48:57Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false
dc.title.pt.fl_str_mv Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
title Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
spellingShingle Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
Cardoso, Adriano dos Santos [UNESP]
Sintetizadores de frequencia
CMOS
PLL
DLL
title_short Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
title_full Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
title_fullStr Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
title_full_unstemmed Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
title_sort Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital
author Cardoso, Adriano dos Santos [UNESP]
author_facet Cardoso, Adriano dos Santos [UNESP]
author_role author
dc.contributor.institution.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.contributor.committeeMember.none.fl_str_mv Alves, Carlos Antonio
Shinoda, Ailton Akira
Oliveira, José Raimundo de
Descardeci, José Ricardo
dc.contributor.author.fl_str_mv Cardoso, Adriano dos Santos [UNESP]
dc.contributor.advisor1.fl_str_mv Oki, Nobuo [UNESP]
contributor_str_mv Oki, Nobuo [UNESP]
dc.subject.por.fl_str_mv Sintetizadores de frequencia
topic Sintetizadores de frequencia
CMOS
PLL
DLL
dc.subject.eng.fl_str_mv CMOS
PLL
DLL
description Sintetizadores de frequência são circuitos críticos usados largamente em muitas aplicações de temporização. Circuitos PLL apresentam uma boa solução para temporização, mas utilizam geralmente blocos analógicos que são facilmente influenciados em desempenho devidos a instabilidades inerentes aos processos de fabricação e ruídos. Com a evolução dos circuitos e ferramentas para sistemas digitais foi possível a implementação de circuitos que utilizem somente recursos digitais tais como os DLL. Um dos papéis dos sintetizadores é equalizar a fase de um sinal de clock em relação a uma segunda referência adicionando fase entre os sinais. Este trabalho tem como objetivo o desenvolvimento de um circuito DLL com arquitetura flexível e programável para utilização no ajuste de fase e recuperação de sinais. Os blocos digitais foram implementados utilizando ferramentas de alto nível de abstração para avaliação do comportamento funcional. O objetivo final é a implementação do circuito validado em tecnologia CMOS 350 nm da AMS
publishDate 2009
dc.date.issued.fl_str_mv 2009-11-25
dc.date.accessioned.fl_str_mv 2014-06-11T19:30:32Z
dc.date.available.fl_str_mv 2014-06-11T19:30:32Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv CARDOSO, Adriano dos Santos. Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital. 2009. 77 f. Tese (doutorado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2009.
dc.identifier.uri.fl_str_mv http://hdl.handle.net/11449/100288
dc.identifier.aleph.none.fl_str_mv 000622472
dc.identifier.file.none.fl_str_mv cardoso_as_dr_ilha.pdf
dc.identifier.capes.none.fl_str_mv 33004099080P0
dc.identifier.lattes.none.fl_str_mv 1525717947689076
identifier_str_mv CARDOSO, Adriano dos Santos. Desenvolvimento e implementação de um sintetizador de frequência CMOS utilizando sistema digital. 2009. 77 f. Tese (doutorado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2009.
000622472
cardoso_as_dr_ilha.pdf
33004099080P0
1525717947689076
url http://hdl.handle.net/11449/100288
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 77 f. : il.
dc.publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.source.none.fl_str_mv Aleph
reponame:Repositório Institucional da UNESP
instname:Universidade Estadual Paulista (UNESP)
instacron:UNESP
instname_str Universidade Estadual Paulista (UNESP)
instacron_str UNESP
institution UNESP
reponame_str Repositório Institucional da UNESP
collection Repositório Institucional da UNESP
bitstream.url.fl_str_mv https://repositorio.unesp.br/bitstreams/a4dc10bc-a887-4cad-a5d3-873cb5534b12/download
https://repositorio.unesp.br/bitstreams/1e986f9d-538b-47a4-a539-d8d1daa2b1ed/download
https://repositorio.unesp.br/bitstreams/00efa22b-cdf5-4ea4-a162-f42122f8de8e/download
bitstream.checksum.fl_str_mv 5543d0ce31f156eb520e157b32344a2b
ee48b72e1514fe04124a61462721cbf2
460b487d9dca8047a202be59a966b3c2
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)
repository.mail.fl_str_mv repositoriounesp@unesp.br
_version_ 1878343494295093248

Registros relacionados