Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS

Detalhes bibliográficos
Ano de defesa: 2007
Autor(a) principal: Lima, Verônica Aparecida Lopes [UNESP]
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Estadual Paulista (Unesp)
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Circuitos integrados - Simulação por computador
Sistemas digitais reconfiguráveis
Arquiteturas computacionais multiprocessadas
Reconfigurable digital systems
Circuit simulation
Multiprocessor computer architectures
Link de acesso: http://hdl.handle.net/11449/87216
Resumo: O objetivo deste trabalho é o desenvolvimento de uma arquitetura reconfigurável estaticamente, de um elemento de processamento (MPH) para o ambiente de simulação de circuitos ABACUS. Este elemento de processamento consiste de um conjunto de unidades funcionais que podem ser relacionadas por meio de algumas palavras de controle armazenadas na ROM, e cuja interconexão pode ser alterada para que o hardware de processamento se adapte ao modelo do elemento de circuito a ser simulado. O projeto foi descrito em linguagem VHDL e simulado com o auxílio do software QUARTUS II.
id UNSP_c8788334cf84fc8a272cbb290b48c9d0
oai_identifier_str oai:repositorio.unesp.br:11449/87216
network_acronym_str UNSP
network_name_str Repositório Institucional da UNESP
repository_id_str
spelling Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUSCircuitos integrados - Simulação por computadorSistemas digitais reconfiguráveisArquiteturas computacionais multiprocessadasReconfigurable digital systemsCircuit simulationMultiprocessor computer architecturesO objetivo deste trabalho é o desenvolvimento de uma arquitetura reconfigurável estaticamente, de um elemento de processamento (MPH) para o ambiente de simulação de circuitos ABACUS. Este elemento de processamento consiste de um conjunto de unidades funcionais que podem ser relacionadas por meio de algumas palavras de controle armazenadas na ROM, e cuja interconexão pode ser alterada para que o hardware de processamento se adapte ao modelo do elemento de circuito a ser simulado. O projeto foi descrito em linguagem VHDL e simulado com o auxílio do software QUARTUS II.The aim of this work is the development of a statically reconfigurable architecture, of a processing element (MPH) for the ABACUS circuit simulation environment. This processing element consists of a set of functional units that can be related by means of some control words stored in the ROM, and whose interconnection can be modified so that the processing hardware be adapted to the model of the circuit element to be simulated. The project was described in VHDL, and simulated with the aid of Quartus II software.Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)Universidade Estadual Paulista (Unesp)Marranghello, Norian [UNESP]Universidade Estadual Paulista (Unesp)Lima, Verônica Aparecida Lopes [UNESP]2014-06-11T19:22:35Z2014-06-11T19:22:35Z2007-08-31info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesis64 f. : il.application/pdfLIMA, Verônica Aparecida Lopes. Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS. 2007. 64 f. Dissertação (mestrado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2007.http://hdl.handle.net/11449/87216000553665lima_val_me_ilha.pdf33004099080P020986232628927190000-0003-1086-3312Alephreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESPporinfo:eu-repo/semantics/openAccess2024-08-05T17:41:56Zoai:repositorio.unesp.br:11449/87216Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestrepositoriounesp@unesp.bropendoar:29462024-08-05T17:41:56Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false
dc.title.none.fl_str_mv Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
title Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
spellingShingle Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
Lima, Verônica Aparecida Lopes [UNESP]
Circuitos integrados - Simulação por computador
Sistemas digitais reconfiguráveis
Arquiteturas computacionais multiprocessadas
Reconfigurable digital systems
Circuit simulation
Multiprocessor computer architectures
title_short Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
title_full Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
title_fullStr Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
title_full_unstemmed Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
title_sort Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
author Lima, Verônica Aparecida Lopes [UNESP]
author_facet Lima, Verônica Aparecida Lopes [UNESP]
author_role author
dc.contributor.none.fl_str_mv Marranghello, Norian [UNESP]
Universidade Estadual Paulista (Unesp)
dc.contributor.author.fl_str_mv Lima, Verônica Aparecida Lopes [UNESP]
dc.subject.por.fl_str_mv Circuitos integrados - Simulação por computador
Sistemas digitais reconfiguráveis
Arquiteturas computacionais multiprocessadas
Reconfigurable digital systems
Circuit simulation
Multiprocessor computer architectures
topic Circuitos integrados - Simulação por computador
Sistemas digitais reconfiguráveis
Arquiteturas computacionais multiprocessadas
Reconfigurable digital systems
Circuit simulation
Multiprocessor computer architectures
description O objetivo deste trabalho é o desenvolvimento de uma arquitetura reconfigurável estaticamente, de um elemento de processamento (MPH) para o ambiente de simulação de circuitos ABACUS. Este elemento de processamento consiste de um conjunto de unidades funcionais que podem ser relacionadas por meio de algumas palavras de controle armazenadas na ROM, e cuja interconexão pode ser alterada para que o hardware de processamento se adapte ao modelo do elemento de circuito a ser simulado. O projeto foi descrito em linguagem VHDL e simulado com o auxílio do software QUARTUS II.
publishDate 2007
dc.date.none.fl_str_mv 2007-08-31
2014-06-11T19:22:35Z
2014-06-11T19:22:35Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv LIMA, Verônica Aparecida Lopes. Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS. 2007. 64 f. Dissertação (mestrado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2007.
http://hdl.handle.net/11449/87216
000553665
lima_val_me_ilha.pdf
33004099080P0
2098623262892719
0000-0003-1086-3312
identifier_str_mv LIMA, Verônica Aparecida Lopes. Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS. 2007. 64 f. Dissertação (mestrado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2007.
000553665
lima_val_me_ilha.pdf
33004099080P0
2098623262892719
0000-0003-1086-3312
url http://hdl.handle.net/11449/87216
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 64 f. : il.
application/pdf
dc.publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.source.none.fl_str_mv Aleph
reponame:Repositório Institucional da UNESP
instname:Universidade Estadual Paulista (UNESP)
instacron:UNESP
instname_str Universidade Estadual Paulista (UNESP)
instacron_str UNESP
institution UNESP
reponame_str Repositório Institucional da UNESP
collection Repositório Institucional da UNESP
repository.name.fl_str_mv Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)
repository.mail.fl_str_mv repositoriounesp@unesp.br
_version_ 1854954848107102208

Registros relacionados