UFRGSPlace : a wirelength driven FPGA placement algorithm

Detalhes bibliográficos
Ano de defesa: 2018
Autor(a) principal: Puget, Julia Casarin
Orientador(a): Reis, Ricardo Augusto da Luz
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Microeletrônica
Otimização
FPGA
Palavras-chave em Inglês:
Routability
Optimization. Placement
Partitioning
Link de acesso: http://hdl.handle.net/10183/197117
Resumo: FPGAs são dispositivos semicondutores que podem ser reprogramados para atender a diferentes requisitos de aplicações após a sua fabricação. A arquitetura de uma FPGA pode ser homogênea, contendo apenas blocos padrão de uma FPGA, IOs e CLBs, ou heterogênea, podendo conter outros tipos de blocos, como de memória ou DSPs. Um dos passos necessários no fluxo de projeto numa FPGA é o posicionemnto, em que posições para os componentes internos da FPGA são selecionados, e esse passo é altamente dependente da sua arquitetura, variando dramaticamente de uma família de dispositivos FPGA para outra. Neste trabalho, é apresentada uma ferramenta de EDA que foi desenvolvida para posicionamento de FPGAs heterogêneas, visando a roteabilidade. Ele é dividido em dois fluxos, um que foi implementado para a competição ISPD 2016 Contest (ISPD. . . , 2016), na qual, a ferramenta ficou na quarta colocação, e outro com o algoritmo de particionamento hMETIS (KARYPIS et al., 1999) adicionado ao fluxo de posicionamento.
id URGS_0d92b6753ab92eb043eb6bdde127027d
oai_identifier_str oai:www.lume.ufrgs.br:10183/197117
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Puget, Julia CasarinReis, Ricardo Augusto da Luz2019-07-18T02:41:39Z2018http://hdl.handle.net/10183/197117001096278FPGAs são dispositivos semicondutores que podem ser reprogramados para atender a diferentes requisitos de aplicações após a sua fabricação. A arquitetura de uma FPGA pode ser homogênea, contendo apenas blocos padrão de uma FPGA, IOs e CLBs, ou heterogênea, podendo conter outros tipos de blocos, como de memória ou DSPs. Um dos passos necessários no fluxo de projeto numa FPGA é o posicionemnto, em que posições para os componentes internos da FPGA são selecionados, e esse passo é altamente dependente da sua arquitetura, variando dramaticamente de uma família de dispositivos FPGA para outra. Neste trabalho, é apresentada uma ferramenta de EDA que foi desenvolvida para posicionamento de FPGAs heterogêneas, visando a roteabilidade. Ele é dividido em dois fluxos, um que foi implementado para a competição ISPD 2016 Contest (ISPD. . . , 2016), na qual, a ferramenta ficou na quarta colocação, e outro com o algoritmo de particionamento hMETIS (KARYPIS et al., 1999) adicionado ao fluxo de posicionamento.FPGAs are semiconductor devices that can be reprogrammed to reach different application requirements after manufacturing. The architecture of an FPGA can be homogeneous, containing only standard blocks of an FPGA, IOs and CLBs, or heterogeneous, being able to include also other types of blocks such as memory blocks and DSPs. One of the steps required in the design flow of an FPGA is placement, in which positions for the inner components of the FPGA are selected, and it is highly dependent upon its architecture, varying dramatically from one family of FPGA devices to another. In this work, we present an EDA tool that was developed for placing heterogeneous FPGAs aiming routability. It is split into two flows, one that was implemented for the ISPD 2016 Placement Contest (ISPD. . . , 2016), in which, the tool got the 4th place, and one with the partitioning algorithm hMETIS (KARYPIS et al., 1999) in the FPGA placement flow stage.application/pdfengMicroeletrônicaOtimizaçãoFPGARoutabilityOptimization. PlacementPartitioningUFRGSPlace : a wirelength driven FPGA placement algorithmUFRGSPlace: um algoritmo para posicionamento de FPGAs visando ao comprimento de fio info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2018mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001096278.pdf.txt001096278.pdf.txtExtracted Texttext/plain98400http://www.lume.ufrgs.br/bitstream/10183/197117/2/001096278.pdf.txte7a9ce6592ca212b74a8f89ca1de8054MD52ORIGINAL001096278.pdfTexto completo (inglês)application/pdf2822873http://www.lume.ufrgs.br/bitstream/10183/197117/1/001096278.pdf6d297ba78a4a824a38cb6db4ad1b8149MD5110183/1971172024-10-25 06:43:35.83046oai:www.lume.ufrgs.br:10183/197117Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532024-10-25T09:43:35Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv UFRGSPlace : a wirelength driven FPGA placement algorithm
dc.title.alternative.pt.fl_str_mv UFRGSPlace: um algoritmo para posicionamento de FPGAs visando ao comprimento de fio
title UFRGSPlace : a wirelength driven FPGA placement algorithm
spellingShingle UFRGSPlace : a wirelength driven FPGA placement algorithm
Puget, Julia Casarin
Microeletrônica
Otimização
FPGA
Routability
Optimization. Placement
Partitioning
title_short UFRGSPlace : a wirelength driven FPGA placement algorithm
title_full UFRGSPlace : a wirelength driven FPGA placement algorithm
title_fullStr UFRGSPlace : a wirelength driven FPGA placement algorithm
title_full_unstemmed UFRGSPlace : a wirelength driven FPGA placement algorithm
title_sort UFRGSPlace : a wirelength driven FPGA placement algorithm
author Puget, Julia Casarin
author_facet Puget, Julia Casarin
author_role author
dc.contributor.author.fl_str_mv Puget, Julia Casarin
dc.contributor.advisor1.fl_str_mv Reis, Ricardo Augusto da Luz
contributor_str_mv Reis, Ricardo Augusto da Luz
dc.subject.por.fl_str_mv Microeletrônica
Otimização
FPGA
topic Microeletrônica
Otimização
FPGA
Routability
Optimization. Placement
Partitioning
dc.subject.eng.fl_str_mv Routability
Optimization. Placement
Partitioning
description FPGAs são dispositivos semicondutores que podem ser reprogramados para atender a diferentes requisitos de aplicações após a sua fabricação. A arquitetura de uma FPGA pode ser homogênea, contendo apenas blocos padrão de uma FPGA, IOs e CLBs, ou heterogênea, podendo conter outros tipos de blocos, como de memória ou DSPs. Um dos passos necessários no fluxo de projeto numa FPGA é o posicionemnto, em que posições para os componentes internos da FPGA são selecionados, e esse passo é altamente dependente da sua arquitetura, variando dramaticamente de uma família de dispositivos FPGA para outra. Neste trabalho, é apresentada uma ferramenta de EDA que foi desenvolvida para posicionamento de FPGAs heterogêneas, visando a roteabilidade. Ele é dividido em dois fluxos, um que foi implementado para a competição ISPD 2016 Contest (ISPD. . . , 2016), na qual, a ferramenta ficou na quarta colocação, e outro com o algoritmo de particionamento hMETIS (KARYPIS et al., 1999) adicionado ao fluxo de posicionamento.
publishDate 2018
dc.date.issued.fl_str_mv 2018
dc.date.accessioned.fl_str_mv 2019-07-18T02:41:39Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/197117
dc.identifier.nrb.pt_BR.fl_str_mv 001096278
url http://hdl.handle.net/10183/197117
identifier_str_mv 001096278
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/197117/2/001096278.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/197117/1/001096278.pdf
bitstream.checksum.fl_str_mv e7a9ce6592ca212b74a8f89ca1de8054
6d297ba78a4a824a38cb6db4ad1b8149
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1831316073256845312

Registros relacionados