Improving programmable logic controller performance based on scan time reduction

Detalhes bibliográficos
Ano de defesa: 2020
Autor(a) principal: Tasca, Laurence Crestani
Orientador(a): Wagner, Flavio Rech
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Programação lógica
Arquiteturas multicore
Sistemas de automação
Circuitos integrados
Palavras-chave em Inglês:
Programmable logic controllers
Special architecture
Data flow machines
Circuit simulation theory
Memoization technique
Multi-cycle
Pipeline
Cycleaccurate simulator
Link de acesso: http://hdl.handle.net/10183/211236
Resumo: Desde a sua introdução, os controladores lógicos programáveis (CLPs) são massiva e predominantemente usados como o controlador central em sistemas de automação. Infelizmente, devido ao fraco desempenho da maioria desses dispositivos, o papel típico dos CLPs nos sistemas de automação é restrito a um mero controlador, uma vez que aplicações com requisitos computacionais mais sofisticados tendem a ser tratados por unidades de processamento externas juntamente com os CLPs. Para resolver esse problema, este trabalho aprimora novas propostas de arquitetura baseadas em máquinas data flow, teoria de simulação de circuitos e técnica de memoização para obter um aumento de desempenho com base na redução do tempo de scan. Juntamente com as melhorias arquitetônicas, esta dissertação avalia o impacto de diferentes tipos e quantidades de unidades de execução em um simulador de precisão de ciclo, desenvolvido especialmente para simular os núcleos de CLP. Além disso, para realizar uma avaliação robusta e completa, as áreas de silício das arquiteturas simuladas foram calculadas usando o framework McPAT para estabelecer a relação desempenho/área dos núcleos simulados. Os resultados da avaliação mostram nos melhores casos reduções no tempo de varredura de até 68% para núcleos com unidades de execução única e até 89% para núcleos com várias unidades de execução, além de uma redução de 50% no tempo de varredura com um pequeno impacto na área de silício.
id URGS_1147d5be63188b3851fa4fa43fed8abc
oai_identifier_str oai:www.lume.ufrgs.br:10183/211236
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Tasca, Laurence CrestaniWagner, Flavio RechFreitas, Edison Pignaton de2020-07-02T03:36:02Z2020http://hdl.handle.net/10183/211236001114949Desde a sua introdução, os controladores lógicos programáveis (CLPs) são massiva e predominantemente usados como o controlador central em sistemas de automação. Infelizmente, devido ao fraco desempenho da maioria desses dispositivos, o papel típico dos CLPs nos sistemas de automação é restrito a um mero controlador, uma vez que aplicações com requisitos computacionais mais sofisticados tendem a ser tratados por unidades de processamento externas juntamente com os CLPs. Para resolver esse problema, este trabalho aprimora novas propostas de arquitetura baseadas em máquinas data flow, teoria de simulação de circuitos e técnica de memoização para obter um aumento de desempenho com base na redução do tempo de scan. Juntamente com as melhorias arquitetônicas, esta dissertação avalia o impacto de diferentes tipos e quantidades de unidades de execução em um simulador de precisão de ciclo, desenvolvido especialmente para simular os núcleos de CLP. Além disso, para realizar uma avaliação robusta e completa, as áreas de silício das arquiteturas simuladas foram calculadas usando o framework McPAT para estabelecer a relação desempenho/área dos núcleos simulados. Os resultados da avaliação mostram nos melhores casos reduções no tempo de varredura de até 68% para núcleos com unidades de execução única e até 89% para núcleos com várias unidades de execução, além de uma redução de 50% no tempo de varredura com um pequeno impacto na área de silício.Since their appearance, programmable logic controllers (PLCs) are massively and predominantly used as the central controller in automation systems. Unfortunately, due to the poor performance of the majority of these devices, the typical role of PLCs in automation systems is restricted to a controller, since applications with more sophisticated computational requirements tend to be handled by external processing units along with the PLCs. To solve this issue, this work improves novel architecture proposals based on data flow machines, circuit simulation theory, and memoization technique to achieve a performance boost based on the scan time reduction. Along with the architectural improvements, this dissertation evaluates the impact of different execution units’ types and quantities in a cycle-accurate simulator (CAS) that was specially developed to simulate the PLC cores. Furthermore, in order to perform a robust and complete evaluation, the silicon areas of the simulated architectures are calculated using the McPAT framework to establish the performance/area relationship of the simulated cores. Evaluation results show best scan time reductions of up to 68% for cores with single execution units and up to 89% for cores with multiple execution units, as well as a 50% scan time reduction with a minor impact on the silicon area.application/pdfengProgramação lógicaArquiteturas multicoreSistemas de automaçãoCircuitos integradosProgrammable logic controllersSpecial architectureData flow machinesCircuit simulation theoryMemoization techniqueMulti-cyclePipelineCycleaccurate simulatorImproving programmable logic controller performance based on scan time reductioninfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2020mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001114949.pdf.txt001114949.pdf.txtExtracted Texttext/plain101323http://www.lume.ufrgs.br/bitstream/10183/211236/2/001114949.pdf.txt0a4789e4db690da01f22f323e7cdce00MD52ORIGINAL001114949.pdfTexto completo (inglês)application/pdf2292986http://www.lume.ufrgs.br/bitstream/10183/211236/1/001114949.pdf3b9e9df8f65bf63f66f9413e8e69f092MD5110183/2112362024-06-19 06:43:42.206871oai:www.lume.ufrgs.br:10183/211236Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532024-06-19T09:43:42Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Improving programmable logic controller performance based on scan time reduction
title Improving programmable logic controller performance based on scan time reduction
spellingShingle Improving programmable logic controller performance based on scan time reduction
Tasca, Laurence Crestani
Programação lógica
Arquiteturas multicore
Sistemas de automação
Circuitos integrados
Programmable logic controllers
Special architecture
Data flow machines
Circuit simulation theory
Memoization technique
Multi-cycle
Pipeline
Cycleaccurate simulator
title_short Improving programmable logic controller performance based on scan time reduction
title_full Improving programmable logic controller performance based on scan time reduction
title_fullStr Improving programmable logic controller performance based on scan time reduction
title_full_unstemmed Improving programmable logic controller performance based on scan time reduction
title_sort Improving programmable logic controller performance based on scan time reduction
author Tasca, Laurence Crestani
author_facet Tasca, Laurence Crestani
author_role author
dc.contributor.author.fl_str_mv Tasca, Laurence Crestani
dc.contributor.advisor1.fl_str_mv Wagner, Flavio Rech
dc.contributor.advisor-co1.fl_str_mv Freitas, Edison Pignaton de
contributor_str_mv Wagner, Flavio Rech
Freitas, Edison Pignaton de
dc.subject.por.fl_str_mv Programação lógica
Arquiteturas multicore
Sistemas de automação
Circuitos integrados
topic Programação lógica
Arquiteturas multicore
Sistemas de automação
Circuitos integrados
Programmable logic controllers
Special architecture
Data flow machines
Circuit simulation theory
Memoization technique
Multi-cycle
Pipeline
Cycleaccurate simulator
dc.subject.eng.fl_str_mv Programmable logic controllers
Special architecture
Data flow machines
Circuit simulation theory
Memoization technique
Multi-cycle
Pipeline
Cycleaccurate simulator
description Desde a sua introdução, os controladores lógicos programáveis (CLPs) são massiva e predominantemente usados como o controlador central em sistemas de automação. Infelizmente, devido ao fraco desempenho da maioria desses dispositivos, o papel típico dos CLPs nos sistemas de automação é restrito a um mero controlador, uma vez que aplicações com requisitos computacionais mais sofisticados tendem a ser tratados por unidades de processamento externas juntamente com os CLPs. Para resolver esse problema, este trabalho aprimora novas propostas de arquitetura baseadas em máquinas data flow, teoria de simulação de circuitos e técnica de memoização para obter um aumento de desempenho com base na redução do tempo de scan. Juntamente com as melhorias arquitetônicas, esta dissertação avalia o impacto de diferentes tipos e quantidades de unidades de execução em um simulador de precisão de ciclo, desenvolvido especialmente para simular os núcleos de CLP. Além disso, para realizar uma avaliação robusta e completa, as áreas de silício das arquiteturas simuladas foram calculadas usando o framework McPAT para estabelecer a relação desempenho/área dos núcleos simulados. Os resultados da avaliação mostram nos melhores casos reduções no tempo de varredura de até 68% para núcleos com unidades de execução única e até 89% para núcleos com várias unidades de execução, além de uma redução de 50% no tempo de varredura com um pequeno impacto na área de silício.
publishDate 2020
dc.date.accessioned.fl_str_mv 2020-07-02T03:36:02Z
dc.date.issued.fl_str_mv 2020
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/211236
dc.identifier.nrb.pt_BR.fl_str_mv 001114949
url http://hdl.handle.net/10183/211236
identifier_str_mv 001114949
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/211236/2/001114949.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/211236/1/001114949.pdf
bitstream.checksum.fl_str_mv 0a4789e4db690da01f22f323e7cdce00
3b9e9df8f65bf63f66f9413e8e69f092
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1831316094980194304

Registros relacionados