Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware
Ano de defesa: | 1983 |
---|---|
Autor(a) principal: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Tese |
Tipo de acesso: | Acesso aberto |
Idioma: | deu |
Instituição de defesa: |
Não Informado pela instituição
|
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: | |
Link de acesso: | http://hdl.handle.net/10183/17849 |
Resumo: | Ziel der vorliegenden Arbeit ist es, den Kompromiss zwischen Universalität und Effizienz bei Instanzennetzsimulatoren zu untersuchen, insbesondere für die Simulation von digitaler Hardware. Ein Instanzennetzsimulator wird definiert mit Hinsicht auf maximale Universalität. Dieser Simulator muss für die Simulation beliebiger Instanzennetze anwendbar sein. Hardware auf der Gatter- und auf der Register-Transferebene wird modelliert für Simulation mit dem definierten Instanzennetzsimulator. Ebenso werden spezifische Hardware- Simulatoren definiert, wobei repräsentative Modelle der Gatter- und der Register-Transferebene ausgewählt werden. Da diese Hardware-Simulatoren nur für bestimmte Systemklassen geeignet sind, die Unterklassen von Instanzennetzen darstellen, bringen sie einen gewissen Effizienzgewinn gegenüber dem allgemeinen Instanzennetzsimulator. Die Messung dieses Gewinns und seine Zurückführung auf bestimmte Eigenschaften der Instanzennetze und der digitalen Systeme sind konkrete Ziele dieser Arbeit. Um diese Messung zu ermöglichen, werden digitale Systeme durch Parametersätze dargestellt. Diese Parameter erlauben uns, exakte Ausdrücke fir den Simulationszeitverbrauch aller definierten Simulatoren abzuleiten. Durch Variierung der Parameterwerte wird das ganze Spektrum der digitalen Systeme erfasst. |
id |
URGS_3c75dcc7766c34a2323b05e809d1a3ef |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/17849 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
|
spelling |
Wagner, Flavio RechUniversitat Kaiserslautern. Fachbereich InformatikWendt, Siegfried2009-12-12T04:15:04Z1983http://hdl.handle.net/10183/17849000101971Ziel der vorliegenden Arbeit ist es, den Kompromiss zwischen Universalität und Effizienz bei Instanzennetzsimulatoren zu untersuchen, insbesondere für die Simulation von digitaler Hardware. Ein Instanzennetzsimulator wird definiert mit Hinsicht auf maximale Universalität. Dieser Simulator muss für die Simulation beliebiger Instanzennetze anwendbar sein. Hardware auf der Gatter- und auf der Register-Transferebene wird modelliert für Simulation mit dem definierten Instanzennetzsimulator. Ebenso werden spezifische Hardware- Simulatoren definiert, wobei repräsentative Modelle der Gatter- und der Register-Transferebene ausgewählt werden. Da diese Hardware-Simulatoren nur für bestimmte Systemklassen geeignet sind, die Unterklassen von Instanzennetzen darstellen, bringen sie einen gewissen Effizienzgewinn gegenüber dem allgemeinen Instanzennetzsimulator. Die Messung dieses Gewinns und seine Zurückführung auf bestimmte Eigenschaften der Instanzennetze und der digitalen Systeme sind konkrete Ziele dieser Arbeit. Um diese Messung zu ermöglichen, werden digitale Systeme durch Parametersätze dargestellt. Diese Parameter erlauben uns, exakte Ausdrücke fir den Simulationszeitverbrauch aller definierten Simulatoren abzuleiten. Durch Variierung der Parameterwerte wird das ganze Spektrum der digitalen Systeme erfasst.application/pdfdeuSimulaçãoRedes : InstanciaSimulacao : Sistemas discretosSimulacao : Sistemas digitaisAvaliacao : Desempenho : SimuladoresÜber die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardwareinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversität Kaiserslautern-Fachbereich Informatikkaiserslautern, rfa1983doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000101971.pdf.txt000101971.pdf.txtExtracted Texttext/plain367116http://www.lume.ufrgs.br/bitstream/10183/17849/2/000101971.pdf.txt341c72c7a7a2e3b83d962c885fe500d9MD52ORIGINAL000101971.pdf000101971.pdfTexto completo (alemão)application/pdf28262199http://www.lume.ufrgs.br/bitstream/10183/17849/1/000101971.pdf4978ce80606b8641d1337c9069e0fe54MD51THUMBNAIL000101971.pdf.jpg000101971.pdf.jpgGenerated Thumbnailimage/jpeg1120http://www.lume.ufrgs.br/bitstream/10183/17849/3/000101971.pdf.jpg9395cc540b9ffed7b8fd5d4b2848070aMD5310183/178492021-05-07 04:34:04.029925oai:www.lume.ufrgs.br:10183/17849Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-07T07:34:04Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
title |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
spellingShingle |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware Wagner, Flavio Rech Simulação Redes : Instancia Simulacao : Sistemas discretos Simulacao : Sistemas digitais Avaliacao : Desempenho : Simuladores |
title_short |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
title_full |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
title_fullStr |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
title_full_unstemmed |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
title_sort |
Über die Austauschbarkeit von Universalität und Effizienz bei Instanzennetzsimulatoren, insbesondere für digitale Hardware |
author |
Wagner, Flavio Rech |
author_facet |
Wagner, Flavio Rech |
author_role |
author |
dc.contributor.other.pt_BR.fl_str_mv |
Universitat Kaiserslautern. Fachbereich Informatik |
dc.contributor.author.fl_str_mv |
Wagner, Flavio Rech |
dc.contributor.advisor1.fl_str_mv |
Wendt, Siegfried |
contributor_str_mv |
Wendt, Siegfried |
dc.subject.por.fl_str_mv |
Simulação Redes : Instancia Simulacao : Sistemas discretos Simulacao : Sistemas digitais Avaliacao : Desempenho : Simuladores |
topic |
Simulação Redes : Instancia Simulacao : Sistemas discretos Simulacao : Sistemas digitais Avaliacao : Desempenho : Simuladores |
description |
Ziel der vorliegenden Arbeit ist es, den Kompromiss zwischen Universalität und Effizienz bei Instanzennetzsimulatoren zu untersuchen, insbesondere für die Simulation von digitaler Hardware. Ein Instanzennetzsimulator wird definiert mit Hinsicht auf maximale Universalität. Dieser Simulator muss für die Simulation beliebiger Instanzennetze anwendbar sein. Hardware auf der Gatter- und auf der Register-Transferebene wird modelliert für Simulation mit dem definierten Instanzennetzsimulator. Ebenso werden spezifische Hardware- Simulatoren definiert, wobei repräsentative Modelle der Gatter- und der Register-Transferebene ausgewählt werden. Da diese Hardware-Simulatoren nur für bestimmte Systemklassen geeignet sind, die Unterklassen von Instanzennetzen darstellen, bringen sie einen gewissen Effizienzgewinn gegenüber dem allgemeinen Instanzennetzsimulator. Die Messung dieses Gewinns und seine Zurückführung auf bestimmte Eigenschaften der Instanzennetze und der digitalen Systeme sind konkrete Ziele dieser Arbeit. Um diese Messung zu ermöglichen, werden digitale Systeme durch Parametersätze dargestellt. Diese Parameter erlauben uns, exakte Ausdrücke fir den Simulationszeitverbrauch aller definierten Simulatoren abzuleiten. Durch Variierung der Parameterwerte wird das ganze Spektrum der digitalen Systeme erfasst. |
publishDate |
1983 |
dc.date.issued.fl_str_mv |
1983 |
dc.date.accessioned.fl_str_mv |
2009-12-12T04:15:04Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/17849 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000101971 |
url |
http://hdl.handle.net/10183/17849 |
identifier_str_mv |
000101971 |
dc.language.iso.fl_str_mv |
deu |
language |
deu |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/17849/2/000101971.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/17849/1/000101971.pdf http://www.lume.ufrgs.br/bitstream/10183/17849/3/000101971.pdf.jpg |
bitstream.checksum.fl_str_mv |
341c72c7a7a2e3b83d962c885fe500d9 4978ce80606b8641d1337c9069e0fe54 9395cc540b9ffed7b8fd5d4b2848070a |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1816737203940753408 |