Posicionamento de células em FPGAs chaotic place

Detalhes bibliográficos
Ano de defesa: 2018
Autor(a) principal: Ramos, Elias de Almeida
Orientador(a): Reis, Ricardo Augusto da Luz
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: http://hdl.handle.net/10183/188048
Resumo: O posicionamento de componentes em um circuito integrado é de vital importância para um projeto físico de qualidade. O posicionamento deste trabalho parte de um posicionador global de células para Field Programmable Gate array (FPGAs) baseado em algoritmos provenientes da Teoria dos Sistemas Dinâmicos não Lineares, também conhecidos como Sistemas Caóticos. Nossa metodologia consiste em utilizar uma versão simplificada do Posicionamento Analítico não linear, que utiliza a função LOG-SUM-EXP como função custo (para minimizar o comprimento dos fios entre as células). Enquanto o posicionamento usual trabalha em duas dimensões, nossa metodologia realiza a otimização das distâncias entre as células em apenas uma dimensão, para depois obter o levantamento dos pontos em duas dimensões gerando o posicionamento global. Para isso utilizamos uma Rede Neural de Hopfield para realizar a otimização das distâncias entre células. A estrutura bidimensional final do posicionamento será obtida através do uso do Teorema de Takens. Os experimentos mostraram resultados satisfatórios em relação ao estado da arte, onde foi diminuído o Half-perimeter-wire-length (HPWL) além de ser obtida uma redução da área utilizada em um FPGA. Os resultados mostram entre 5% a 6% de diminuição do HPWL em comparação com o estado da arte para FPGAs homogêneos.
id URGS_b621931b1324b03b44cf850fb3c3f30a
oai_identifier_str oai:www.lume.ufrgs.br:10183/188048
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Ramos, Elias de AlmeidaReis, Ricardo Augusto da Luz2019-01-22T02:36:50Z2018http://hdl.handle.net/10183/188048001084421O posicionamento de componentes em um circuito integrado é de vital importância para um projeto físico de qualidade. O posicionamento deste trabalho parte de um posicionador global de células para Field Programmable Gate array (FPGAs) baseado em algoritmos provenientes da Teoria dos Sistemas Dinâmicos não Lineares, também conhecidos como Sistemas Caóticos. Nossa metodologia consiste em utilizar uma versão simplificada do Posicionamento Analítico não linear, que utiliza a função LOG-SUM-EXP como função custo (para minimizar o comprimento dos fios entre as células). Enquanto o posicionamento usual trabalha em duas dimensões, nossa metodologia realiza a otimização das distâncias entre as células em apenas uma dimensão, para depois obter o levantamento dos pontos em duas dimensões gerando o posicionamento global. Para isso utilizamos uma Rede Neural de Hopfield para realizar a otimização das distâncias entre células. A estrutura bidimensional final do posicionamento será obtida através do uso do Teorema de Takens. Os experimentos mostraram resultados satisfatórios em relação ao estado da arte, onde foi diminuído o Half-perimeter-wire-length (HPWL) além de ser obtida uma redução da área utilizada em um FPGA. Os resultados mostram entre 5% a 6% de diminuição do HPWL em comparação com o estado da arte para FPGAs homogêneos.The placement of components in an integrated circuit is of vital importance for a quality physical design. The placement in this work starts by a global cell placement for Field Programmable Gate Array (FPGAs) based on algorithms from the Dynamic Nonlinear Systems Theory, also known as Chaotic Systems. Our methodology is to use a simplified version of Non-linear Analytical Placement, which uses the LOG-SUM-EXP function as a cost function (to minimize the length of the wires between cells). While the usual placement works in two dimensions, our methodology accomplishes the optimization of the distances between the cells in only one dimension, to then obtain the survey of the points in two dimensions generating the global placement. For this we use a Hopfield Neural Network to perform the optimization of distances between cells. The final two-dimensional structure of the placement is obtained through the use of Takens's Theorem. The experiments showed satisfactory results in relation to the state of the art, where the Half-perimeter-wire-length HPWL was reduced in addition to obtaining a reduction of the area used in an FPGA. The results show between 5% to 6% decrease of HPWL compared to the state of the art for homogeneous FPGAsapplication/pdfporMicroeletrônicaCircuitos integradosFPGAPosicionamento de células em FPGAs chaotic placePlacement Cells in FPGA The Chaotic Place info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2017mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001084421.pdf.txt001084421.pdf.txtExtracted Texttext/plain157743http://www.lume.ufrgs.br/bitstream/10183/188048/2/001084421.pdf.txtdf45a6f55b9ae5948604fe27a9740a6dMD52ORIGINAL001084421.pdfTexto completoapplication/pdf2614339http://www.lume.ufrgs.br/bitstream/10183/188048/1/001084421.pdf71c83b1c3747e36d5a25a7a31f0b3f95MD5110183/1880482024-10-25 06:44:26.951014oai:www.lume.ufrgs.br:10183/188048Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532024-10-25T09:44:26Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Posicionamento de células em FPGAs chaotic place
dc.title.alternative.en.fl_str_mv Placement Cells in FPGA The Chaotic Place
title Posicionamento de células em FPGAs chaotic place
spellingShingle Posicionamento de células em FPGAs chaotic place
Ramos, Elias de Almeida
Microeletrônica
Circuitos integrados
FPGA
title_short Posicionamento de células em FPGAs chaotic place
title_full Posicionamento de células em FPGAs chaotic place
title_fullStr Posicionamento de células em FPGAs chaotic place
title_full_unstemmed Posicionamento de células em FPGAs chaotic place
title_sort Posicionamento de células em FPGAs chaotic place
author Ramos, Elias de Almeida
author_facet Ramos, Elias de Almeida
author_role author
dc.contributor.author.fl_str_mv Ramos, Elias de Almeida
dc.contributor.advisor1.fl_str_mv Reis, Ricardo Augusto da Luz
contributor_str_mv Reis, Ricardo Augusto da Luz
dc.subject.por.fl_str_mv Microeletrônica
Circuitos integrados
FPGA
topic Microeletrônica
Circuitos integrados
FPGA
description O posicionamento de componentes em um circuito integrado é de vital importância para um projeto físico de qualidade. O posicionamento deste trabalho parte de um posicionador global de células para Field Programmable Gate array (FPGAs) baseado em algoritmos provenientes da Teoria dos Sistemas Dinâmicos não Lineares, também conhecidos como Sistemas Caóticos. Nossa metodologia consiste em utilizar uma versão simplificada do Posicionamento Analítico não linear, que utiliza a função LOG-SUM-EXP como função custo (para minimizar o comprimento dos fios entre as células). Enquanto o posicionamento usual trabalha em duas dimensões, nossa metodologia realiza a otimização das distâncias entre as células em apenas uma dimensão, para depois obter o levantamento dos pontos em duas dimensões gerando o posicionamento global. Para isso utilizamos uma Rede Neural de Hopfield para realizar a otimização das distâncias entre células. A estrutura bidimensional final do posicionamento será obtida através do uso do Teorema de Takens. Os experimentos mostraram resultados satisfatórios em relação ao estado da arte, onde foi diminuído o Half-perimeter-wire-length (HPWL) além de ser obtida uma redução da área utilizada em um FPGA. Os resultados mostram entre 5% a 6% de diminuição do HPWL em comparação com o estado da arte para FPGAs homogêneos.
publishDate 2018
dc.date.issued.fl_str_mv 2018
dc.date.accessioned.fl_str_mv 2019-01-22T02:36:50Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/188048
dc.identifier.nrb.pt_BR.fl_str_mv 001084421
url http://hdl.handle.net/10183/188048
identifier_str_mv 001084421
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/188048/2/001084421.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/188048/1/001084421.pdf
bitstream.checksum.fl_str_mv df45a6f55b9ae5948604fe27a9740a6d
71c83b1c3747e36d5a25a7a31f0b3f95
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1831316058784399360