Geração automática de lógica aleatória utilizando a metodologia TRANCA
| Ano de defesa: | 1990 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Não Informado pela instituição
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | http://hdl.handle.net/10183/26859 |
Resumo: | Este trabalho trata da geração de módulos em lógica aleatória em um ambiente de compilação de silício. Apresenta-se uma ferramenta automática de projeto, cuja base é um subconjunto de características da metodologia de concepção de leiaute TRANCA. Esta metodologia é fundamentada, principalmente, na realização de conexões sobre as áreas ativas do circuito. Descreve-se as estratégias de geração e composição de células adotadas pela ferramenta. Estas estratégias resultaram de adaptações de técnicas reconhecidas de síntese automática de leiaute e de outras, desenvolvidas para suportarem as novas vantagens e restrições impostas pela metodologia em uso. Compara-se leiautes gerados automaticamente, com versões "manuais", "Standard Cell" e de outras ferramentas de síntese, constatando-se a compactação de área inerente a adoção da metodologia TRANCA. Projeções realizadas mostram que as vantagens de economia em silício acentuam-se com o uso de todo o potencial da metodologia. Realiza-se uma primeira avaliação dos resultados obtidos pela ferramenta, propondo-se, em função das deficiências observadas, otimizações nos procedimentos utilizados. Apresentam-se, também, sugestões para a síntese automática de leiaute suportando a metodologia como um todo. |
| id |
URGS_f272e328d442d3686c58dccca3f0c4d7 |
|---|---|
| oai_identifier_str |
oai:www.lume.ufrgs.br:10183/26859 |
| network_acronym_str |
URGS |
| network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
| repository_id_str |
|
| spelling |
Lubaszewski, Marcelo SoaresReis, Ricardo Augusto da Luz2010-11-26T04:20:21Z1990http://hdl.handle.net/10183/26859000031003Este trabalho trata da geração de módulos em lógica aleatória em um ambiente de compilação de silício. Apresenta-se uma ferramenta automática de projeto, cuja base é um subconjunto de características da metodologia de concepção de leiaute TRANCA. Esta metodologia é fundamentada, principalmente, na realização de conexões sobre as áreas ativas do circuito. Descreve-se as estratégias de geração e composição de células adotadas pela ferramenta. Estas estratégias resultaram de adaptações de técnicas reconhecidas de síntese automática de leiaute e de outras, desenvolvidas para suportarem as novas vantagens e restrições impostas pela metodologia em uso. Compara-se leiautes gerados automaticamente, com versões "manuais", "Standard Cell" e de outras ferramentas de síntese, constatando-se a compactação de área inerente a adoção da metodologia TRANCA. Projeções realizadas mostram que as vantagens de economia em silício acentuam-se com o uso de todo o potencial da metodologia. Realiza-se uma primeira avaliação dos resultados obtidos pela ferramenta, propondo-se, em função das deficiências observadas, otimizações nos procedimentos utilizados. Apresentam-se, também, sugestões para a síntese automática de leiaute suportando a metodologia como um todo.This work deals with the generation of random logic modules within a silicon compilation environment. A design automatic tool is presented. Its designbasis is a subset of features of the TRANCA layout methodology, which is mainly based on routing over the circuit gates. The cell-building and cell-composition strategies adopted by the tool are described. They resulted from the adaption of well-established techniques and from other techniques developed to meet the advantages and constraints imposed by the methodology in use. Some automatic layouts are compared to handcrafted versions, Standard Cell layouts and versions by other physical design tools. The results show the area compaction inherent to the adoption of the TRANCA methodology. Accomplished projections show that the advantages of silicon saving increase with the use of the whole potential of the methodology. A first evaluation of the results obtained by the tool takes place. As a function of the observed deficiencies, optimizations for the used procedures are proposed. Suggestions for the layout automatic synthesis using the whole methodology are also presented.application/pdfporMicroeletrônicaPac : Circuitos integradosGeração automática de lógica aleatória utilizando a metodologia TRANCAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulCurso de Pós-Graduação em Ciência da ComputaçãoPorto Alegre, BR-RS1990mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000031003.pdf000031003.pdfTexto completoapplication/pdf31621969http://www.lume.ufrgs.br/bitstream/10183/26859/1/000031003.pdfd390f7aa151aff9b6c19f7a9990d90e7MD51TEXT000031003.pdf.txt000031003.pdf.txtExtracted Texttext/plain263894http://www.lume.ufrgs.br/bitstream/10183/26859/2/000031003.pdf.txtb34e03743e93cee8f6611857be8744aaMD5210183/268592017-05-27 02:31:09.928412oai:www.lume.ufrgs.br:10183/26859Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532017-05-27T05:31:09Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
| dc.title.pt_BR.fl_str_mv |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| title |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| spellingShingle |
Geração automática de lógica aleatória utilizando a metodologia TRANCA Lubaszewski, Marcelo Soares Microeletrônica Pac : Circuitos integrados |
| title_short |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| title_full |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| title_fullStr |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| title_full_unstemmed |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| title_sort |
Geração automática de lógica aleatória utilizando a metodologia TRANCA |
| author |
Lubaszewski, Marcelo Soares |
| author_facet |
Lubaszewski, Marcelo Soares |
| author_role |
author |
| dc.contributor.author.fl_str_mv |
Lubaszewski, Marcelo Soares |
| dc.contributor.advisor1.fl_str_mv |
Reis, Ricardo Augusto da Luz |
| contributor_str_mv |
Reis, Ricardo Augusto da Luz |
| dc.subject.por.fl_str_mv |
Microeletrônica Pac : Circuitos integrados |
| topic |
Microeletrônica Pac : Circuitos integrados |
| description |
Este trabalho trata da geração de módulos em lógica aleatória em um ambiente de compilação de silício. Apresenta-se uma ferramenta automática de projeto, cuja base é um subconjunto de características da metodologia de concepção de leiaute TRANCA. Esta metodologia é fundamentada, principalmente, na realização de conexões sobre as áreas ativas do circuito. Descreve-se as estratégias de geração e composição de células adotadas pela ferramenta. Estas estratégias resultaram de adaptações de técnicas reconhecidas de síntese automática de leiaute e de outras, desenvolvidas para suportarem as novas vantagens e restrições impostas pela metodologia em uso. Compara-se leiautes gerados automaticamente, com versões "manuais", "Standard Cell" e de outras ferramentas de síntese, constatando-se a compactação de área inerente a adoção da metodologia TRANCA. Projeções realizadas mostram que as vantagens de economia em silício acentuam-se com o uso de todo o potencial da metodologia. Realiza-se uma primeira avaliação dos resultados obtidos pela ferramenta, propondo-se, em função das deficiências observadas, otimizações nos procedimentos utilizados. Apresentam-se, também, sugestões para a síntese automática de leiaute suportando a metodologia como um todo. |
| publishDate |
1990 |
| dc.date.issued.fl_str_mv |
1990 |
| dc.date.accessioned.fl_str_mv |
2010-11-26T04:20:21Z |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/26859 |
| dc.identifier.nrb.pt_BR.fl_str_mv |
000031003 |
| url |
http://hdl.handle.net/10183/26859 |
| identifier_str_mv |
000031003 |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
| instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
| instacron_str |
UFRGS |
| institution |
UFRGS |
| reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
| collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
| bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/26859/1/000031003.pdf http://www.lume.ufrgs.br/bitstream/10183/26859/2/000031003.pdf.txt |
| bitstream.checksum.fl_str_mv |
d390f7aa151aff9b6c19f7a9990d90e7 b34e03743e93cee8f6611857be8744aa |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
| repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
| _version_ |
1831315885508263936 |