Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.

Detalhes bibliográficos
Ano de defesa: 1992
Autor(a) principal: Cobo, José Edinson Aedo
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
High performance processors
Processadoresde alto desempenho
Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-06122024-083432/
Resumo: Neste trabalho estudamos o projeto e implementação da parte de controle de um processador RISC baseado em múltiplas pilhas (de 32 bits). Inicia-se esta dissertação com uma revisão das arquiteturas empregadas na implementação de unidades de controle, considerando-se desde as estruturadas baseadas em ROM e PLA até as não estruturadas baseadas em lógica aleatória. Em seguida, se aborda o projeto da parte de controle do processador em estudo, para a qual foram utilizadas duas máquinas de estados finitos (MEF) funcionando em paralelo, cada uma encarregada de sublocos particulares da parte operativa. Elas foram descritas e sintetizadas usando um compilador de máquinas de estados finitos desenvolvido na Universidade de Berkeley e foram implementadas usando PLAS que foram minimizadas. Os sinais de controle são gerados usando funções combinacionais simples entre os comandos gerados pelas MEF e as quatro fases secundárias de relógio. Foi também projetado e implementado um chip prova com as características relevantes da parte de controle proposta. Os testes realizados demonstraram que o circuito opera de acordo com o projeto. Os testes foram feitos usando vetores de teste a uma razão de 20 nanosegundos por vetor (50 megahertz). Verificou-se nestas condições um consumo de potência de trinta e dois mW.
id USP_275224b903a84d1362af35fc901dbe5c
oai_identifier_str oai:teses.usp.br:tde-06122024-083432
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str
spelling Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.Untitled in englishHigh performance processorsProcessadoresde alto desempenhoNeste trabalho estudamos o projeto e implementação da parte de controle de um processador RISC baseado em múltiplas pilhas (de 32 bits). Inicia-se esta dissertação com uma revisão das arquiteturas empregadas na implementação de unidades de controle, considerando-se desde as estruturadas baseadas em ROM e PLA até as não estruturadas baseadas em lógica aleatória. Em seguida, se aborda o projeto da parte de controle do processador em estudo, para a qual foram utilizadas duas máquinas de estados finitos (MEF) funcionando em paralelo, cada uma encarregada de sublocos particulares da parte operativa. Elas foram descritas e sintetizadas usando um compilador de máquinas de estados finitos desenvolvido na Universidade de Berkeley e foram implementadas usando PLAS que foram minimizadas. Os sinais de controle são gerados usando funções combinacionais simples entre os comandos gerados pelas MEF e as quatro fases secundárias de relógio. Foi também projetado e implementado um chip prova com as características relevantes da parte de controle proposta. Os testes realizados demonstraram que o circuito opera de acordo com o projeto. Os testes foram feitos usando vetores de teste a uma razão de 20 nanosegundos por vetor (50 megahertz). Verificou-se nestas condições um consumo de potência de trinta e dois mW.In this work we study the design and implementation of the control unit of aRiSe microprocessor based on multiple stacks (with 32 positions) which interprets the FORTH language. This dissertation initiates with a review of used architectures for control unit implementations ranging from structured, based on ROMs and PLAs, to non structured based on random logic. AftelWards, we consider the control unit of the microprocessor being studied, in which two finite state machines (FSM) were used, both work in parallel and control different subsystems of the operative part. They generate the sequencing and the commands for controlling each one of these subsystems. They were synthesized with a finite-stated machine synthesis system from Berkeley University. For its implementation were used PLAs that were optimized with the Synthesise program of Solo 1400 package and were generated with PLA Megacell Compiler of So102000 package. The control signals were generated with single boolean functions from the outputs of the FSM and secondary clocks phases. These functions were implemented with standard cells of the ES2 library. The used interrupt mechanism is simple: the interrupts are checked every cycle; if it exits a valid request, the, next instruction fetch will be aborted and according to the requested exception, the new instruction will be supplied by either an outside source or from internal register. The process used for the fabrication was 1.2 CMOS n-well DLM from ES2 company. A prototype chip with the more important characterictics of the control unit was designed, implemented and tested. It had a behavior according to the design. For the tests the used input patterns were applied every 20 ns (50 MHz) and at this frequency it was measured a power consumption of 32 mW.Biblioteca Digitais de Teses e Dissertações da USPSanchez, Pedro Luís PrósperoCobo, José Edinson Aedo1992-12-11info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3140/tde-06122024-083432/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-12-06T11:03:02Zoai:teses.usp.br:tde-06122024-083432Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-12-06T11:03:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
Untitled in english
title Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
spellingShingle Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
Cobo, José Edinson Aedo
High performance processors
Processadoresde alto desempenho
title_short Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
title_full Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
title_fullStr Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
title_full_unstemmed Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
title_sort Projeto da parte de controle para uma família de processadores dedicados de alto desempenho.
author Cobo, José Edinson Aedo
author_facet Cobo, José Edinson Aedo
author_role author
dc.contributor.none.fl_str_mv Sanchez, Pedro Luís Próspero
dc.contributor.author.fl_str_mv Cobo, José Edinson Aedo
dc.subject.por.fl_str_mv High performance processors
Processadoresde alto desempenho
topic High performance processors
Processadoresde alto desempenho
description Neste trabalho estudamos o projeto e implementação da parte de controle de um processador RISC baseado em múltiplas pilhas (de 32 bits). Inicia-se esta dissertação com uma revisão das arquiteturas empregadas na implementação de unidades de controle, considerando-se desde as estruturadas baseadas em ROM e PLA até as não estruturadas baseadas em lógica aleatória. Em seguida, se aborda o projeto da parte de controle do processador em estudo, para a qual foram utilizadas duas máquinas de estados finitos (MEF) funcionando em paralelo, cada uma encarregada de sublocos particulares da parte operativa. Elas foram descritas e sintetizadas usando um compilador de máquinas de estados finitos desenvolvido na Universidade de Berkeley e foram implementadas usando PLAS que foram minimizadas. Os sinais de controle são gerados usando funções combinacionais simples entre os comandos gerados pelas MEF e as quatro fases secundárias de relógio. Foi também projetado e implementado um chip prova com as características relevantes da parte de controle proposta. Os testes realizados demonstraram que o circuito opera de acordo com o projeto. Os testes foram feitos usando vetores de teste a uma razão de 20 nanosegundos por vetor (50 megahertz). Verificou-se nestas condições um consumo de potência de trinta e dois mW.
publishDate 1992
dc.date.none.fl_str_mv 1992-12-11
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3140/tde-06122024-083432/
url https://www.teses.usp.br/teses/disponiveis/3/3140/tde-06122024-083432/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1865491669332262912

Registros relacionados