Projeto de regulador linear de baixa queda de tensão utilizando transistores fabricados em nanofolhas de silício.

• Ano de defesa: 2025
• Autor(a) principal: Souto, Rayana Carvalho de Barros
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: 130 nm MOSFET; Dispositivos de nanofolha; GAA-NSH; gm/ID; LDO; LDO MOSFET; LDO NSH; LDO-MOSFET; LDO-NSH; Linear regulators; Lookup table; Low-dropout regulator; MOSFET 130 nm; Nanosheet; Regulador de baixa queda de tensão; Transistores; Verilog-A
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-19052025-102853/

À medida que os MOSFETs (Transistor de Efeito de campo MOS) evoluíram desde a década de 1970, tecnologias como SOI (Silício sobre Isolante) e FinFETs (Transistor de Efeito de Campo Fin) foram adotadas para mitigar os efeitos de canal curto. No entanto, os transistores fabricados em nanofolhas de silício de porta ao redor (GAA-NSH) emergem como candidatos promissores para nós tecnológicos avançados, oferecendo alto controle eletrostático e maior eficiência energética, especialmente em aplicações sub-7 nm. Ao longo deste trabalho investigou-se o potencial dos dispositivos GAA-NSH no projeto de reguladores lineares de baixa queda de tensão (LDO) e avaliou seu desempenho com a tecnologia TSMC de transistores MOSFET de 130 nm. Os LDOs projetados utilizaram transistores GAA-NSH, fabricados no imec e modelados em Verilog-A, utilizando dados experimentais (técnicas de Lookup Table - LUT), aplicando a metodologia gm/ID para otimização dos pontos de polarização. O modelo criado apresentou erro inferior a 1% quando validado com as curvas experimentais. As simulações do projeto foram realizadas no ambiente Cadence Virtuoso. A análise das curvas de transcondutância (gm) e eficiência (gm/ID) revelou o desempenho superior dos transistores NSH, especialmente em termos de controle eletrostático e operação com baixas tensões de dropout. O projeto do LDO foi desenvolvido para uma tensão de dropout de 300 mV, utilizando um amplificador de erro, resistores de realimentação e técnicas de compensação Miller para assegurar a estabilidade do sistema. Os resultados mostram que os LDOs projetados com GAA-NSH superaram os projetados com tecnologia MOSFET de 130 nm quando comparadas a regulação de carga, a regulação de linha e a corrente quiescente. O circuito LDO-NSH com gm/ID = 10,5 V¹, com a corrente de carga em 100 A e a tensão de alimentação de 1,8 V, atingiu um ganho de malha aberta de 54,3 dB e um PSR (Rejeição de Fonte) de aproximadamente -68,76 dB, evidenciando a viabilidade dos transistores fabricados em nanofolhas de silício para aplicações analógicas avançadas.