Sistema gerador de funções CMOS sobre estruturas mar de portas.

• Ano de defesa: 1993
• Autor(a) principal: Romão, Fabio Luis
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Circuitos integrados; Integrated circuits
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-28112024-112723/

Neste trabalho é apresentado detalhadamente o desenvolvimento e implementação de uma ferramenta computacional para projeto automático de blocos funcionais de circuitos integrados, sobre estruturas regulares genéricas tipo \"Mar de Portas\" (Sea of Gates - SOG), que permita gerar rapidamente novos layouts e/ou atualizar uma biblioteca quando houver um avanço tecnológico. A ferramenta apresentada, chamada de Modulo Gerador de Blocos (MGB), oferece interfaces amigáveis que permite sua utilização de forma independente ou em associação com outras ferramentas de projeto de circuitos integrados. Na sua implementação foram utilizados algoritmos de rápida execução. Para o caso da minimização da largura da célula, foi utilizado um novo algoritmo especialmente elaborado para o trabalho. Este novo algoritmo, de execução linear no tempo com o número de variáveis, permite a implementação de circuitos CMOS estáticos com ou sem compromisso de dualidade entre as implementações das redes complementares, ou mesmo de circuitos CMOS em logica dinâmica, aproveitando a flexibilidade proporcionada pelas estruturas SOGs. Com isto, se obtém circuitos muito compactos, com mínima uso de transistores como isolantes. A operacionalidade da ferramenta desenvolvida e ilustrada com a apresentação de diversos layouts de circuitos, tais como somadores completos seriais, registradores de deslocamento, células de memoria estática, além de algumas funções logicas. Através destes exemplos, pode-se observar as principais características das células geradas, entre as quais esta a manutenção da máxima transparência de linhas para 0 roteamento global do CI. É apresentado também a proposta de uma nova estrutura SOG adequada a implementação de circuitos normalmente não implementados sobre gate arrays convencionais. Entre estes circuitostem-se aqueles que se utilizam de lógica de passagem e células de memória estatica de seis transistores. Finalmente, a ferramenta que foi originalmente concebida para gerar circuitos sobre SOGs, podera ser utilizada para gerar funções lógicas para projetos tipo standardcell, aumentando, assim, o seu potencial uso.