Projeto e implementação de um circuito ADPLL de alta velocidade em CMOS.

• Ano de defesa: 1996
• Autor(a) principal: Moreira, Luiz Carlos
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Circuitos de alta velocidade; Control Applications; Controle aplicações; High Speed Circuits; Microelectronics; Microeletrônica
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12112024-105606/

Este trabalho apresenta o projeto de um circuito ADPLL de alta velocidade, para operar como recuperador de clock usando processo CMOS 0,7\'MICROMETROS\'. O circuito recuperador de clock e composto de dois circuitos osciladores controlado por tensão. Os osciladores do recuperador são controlados através da tensão do filtro de um circuito ADPLL que também contém um oscilador. Assim, a frequência de trabalho do recuperador será múltiplo da frequência de trabalho do ADPLl, que trabalha com uma frequência oito vezes menor, fazendo com que o circuito ADPLL tenha mais estabilidade. O circuito ADPLLl está totalmente integrado no circuito integrado. Para analisar o circuito ADPLL resolvemos dividi-lo em blocos funcionais, pois há partes analógicas e digitais. Desta forma, para cada bloco foram feitas simulações para verificar funcionalidade, velocidade, tempo de resposta e analisar as suas vantagens e desvantagens. Apresentamos resultados de todas as simulações utilizando como ferramenta de trabalho o HSPICE. O Matlab foi utilizado para analisar os polos, e o diagrama de bode do circuito ADPLL completo e blocos funcionais, com isso, pudemos analisar a estabilidade em função da corrente do circuito charge pump. Para elaboração do layout utilizamos o software Edge Cadence e a fabricação do protótipo foi feita pela Atmel-ES2 (França), e a área do circuito foi de \'0,16MM POT.2\' sem os pads. Dos testes efetuados obtivemos que a frequência mínima e máxima de operação do circuito ADPLL foi de 28 MHz e 120 MHz, respectivamente, ou seja, o VCO trabalha com frequência mínima e máxima de 240 MHz e 910 MHz respectivamente, e para o circuito recuperador de clock obtivemos a faixa de trabalho entre 450 Mbit/s a 950Mbit/s. Analisamos também a jitter na entrada e saída da ADPLL/recuperador.