Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.

Detalhes bibliográficos
Ano de defesa: 1992
Autor(a) principal: Claudio Garcia
Orientador(a): Moacyr Martucci Junior
Banca de defesa: Artur Joao Catto, Selma Shin Shimizu Melnikoff, Jairo Panetta, Joao Antonio Zuffo
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade de São Paulo
Programa de Pós-Graduação: Engenharia Elétrica
Departamento: Não Informado pela instituição
País: BR
Link de acesso: https://doi.org/10.11606/T.3.2017.tde-05102017-082520
Resumo: Em certas aplicações, a redução no tempo de processamento de programas é fundamental. Em sistemas multiprocessados, busca-se minimizar esse tempo através de algoritmos que proveem escalamento estático das tarefas nos processadores. Esses algoritmos podem ser exatos, significando que o tempo de processamento resultante é o mínimo para uma dada arquitetura de hardware, ou aproximados, indicando que a solução obtida e sub-ótima. Este trabalho apresenta uma biblioteca de algoritmos heurísticos que fornecem escalamentos sub-ótimos e um modelo que simula a operação de redes de transputers. Cada escalamento gerado é testado na rede simulada e seu tempo de processamento é avaliado. Após ter verificado o desempenho de todos os algoritmos disponíveis, é apresentado como resposta o melhor escalamento testado e seu tempo simulado de processamento. O usuário pode então alocar as tarefas nos transputers, de acordo com a ordem e o regime de operação (seq ou par) fornecidos. O programa escalador foi testado com diversos arranjos de tarefas parcialmente ordenadas em diferentes arquiteturas de transputers, para verificar a conformidade do modelo da rede de processadores com a realidade. Os resultados dos testes atenderam plenamente aos requisitos de desempenho, apresentando desvios máximos em torno de 1%.
id USP_8c964137f2b3109b46f4d8cf44db72cf
oai_identifier_str oai:teses.usp.br:tde-05102017-082520
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str
spelling info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesis Escalação estática de tarefas parcialmente ordenadas em redes de Transputers. Suboptimal static scaling of partially ordered tasks in Transputer networks. 1992-09-21Moacyr Martucci JuniorArtur Joao CattoSelma Shin Shimizu MelnikoffJairo PanettaJoao Antonio ZuffoClaudio GarciaUniversidade de São PauloEngenharia ElétricaUSPBR Algoritmos Distribuição de tarefas em processadores Distribution of tasks in processors Escalação estática Heurística Parallel processing Processamento paralelo Redes de Transputers Static scheduling Transputer networks Em certas aplicações, a redução no tempo de processamento de programas é fundamental. Em sistemas multiprocessados, busca-se minimizar esse tempo através de algoritmos que proveem escalamento estático das tarefas nos processadores. Esses algoritmos podem ser exatos, significando que o tempo de processamento resultante é o mínimo para uma dada arquitetura de hardware, ou aproximados, indicando que a solução obtida e sub-ótima. Este trabalho apresenta uma biblioteca de algoritmos heurísticos que fornecem escalamentos sub-ótimos e um modelo que simula a operação de redes de transputers. Cada escalamento gerado é testado na rede simulada e seu tempo de processamento é avaliado. Após ter verificado o desempenho de todos os algoritmos disponíveis, é apresentado como resposta o melhor escalamento testado e seu tempo simulado de processamento. O usuário pode então alocar as tarefas nos transputers, de acordo com a ordem e o regime de operação (seq ou par) fornecidos. O programa escalador foi testado com diversos arranjos de tarefas parcialmente ordenadas em diferentes arquiteturas de transputers, para verificar a conformidade do modelo da rede de processadores com a realidade. Os resultados dos testes atenderam plenamente aos requisitos de desempenho, apresentando desvios máximos em torno de 1%. In certain scientific applications the reduction in the processing time is fundamental. In the processing area and, particularly, in multiprocessing, the minimization of this time through algorithms that provide static scheduling of tasks in processors is aimed. These algorithms can be exact, meaning that the resulting processing time is minimum for a certain hardware architecture or approximate, indicating that the solution obtained is sub-optimal. This work presents a library of heuristic algorithms that provide sub-optimal scheduling and a model that simulates the operation of any Transputers network. Together they constitute the computational tool here nominated Scheduling Program. Each schedule created is tested in the simulated network and its processing time is evaluated. After verifying the performance of every available heuristic algorithms, the Scheduling Program provides as response the best tested schedule and its simulated processing time. Then the user can allocate the tasks on the Transputers, following the order and the construction (SEQ or PAR) provided. The Scheduling Program was tested on several partially ordered tasks arrangements in different Transputers architectures to check the conformity of the processors networks model with reality. The results of the tests complied completely to the performance requirements, presenting a maximum deviation of about 1%. https://doi.org/10.11606/T.3.2017.tde-05102017-082520info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USP2023-12-21T18:17:04Zoai:teses.usp.br:tde-05102017-082520Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212018-07-17T16:38:18Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.pt.fl_str_mv Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
dc.title.alternative.en.fl_str_mv Suboptimal static scaling of partially ordered tasks in Transputer networks.
title Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
spellingShingle Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
Claudio Garcia
title_short Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
title_full Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
title_fullStr Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
title_full_unstemmed Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
title_sort Escalação estática de tarefas parcialmente ordenadas em redes de Transputers.
author Claudio Garcia
author_facet Claudio Garcia
author_role author
dc.contributor.advisor1.fl_str_mv Moacyr Martucci Junior
dc.contributor.referee1.fl_str_mv Artur Joao Catto
dc.contributor.referee2.fl_str_mv Selma Shin Shimizu Melnikoff
dc.contributor.referee3.fl_str_mv Jairo Panetta
dc.contributor.referee4.fl_str_mv Joao Antonio Zuffo
dc.contributor.author.fl_str_mv Claudio Garcia
contributor_str_mv Moacyr Martucci Junior
Artur Joao Catto
Selma Shin Shimizu Melnikoff
Jairo Panetta
Joao Antonio Zuffo
description Em certas aplicações, a redução no tempo de processamento de programas é fundamental. Em sistemas multiprocessados, busca-se minimizar esse tempo através de algoritmos que proveem escalamento estático das tarefas nos processadores. Esses algoritmos podem ser exatos, significando que o tempo de processamento resultante é o mínimo para uma dada arquitetura de hardware, ou aproximados, indicando que a solução obtida e sub-ótima. Este trabalho apresenta uma biblioteca de algoritmos heurísticos que fornecem escalamentos sub-ótimos e um modelo que simula a operação de redes de transputers. Cada escalamento gerado é testado na rede simulada e seu tempo de processamento é avaliado. Após ter verificado o desempenho de todos os algoritmos disponíveis, é apresentado como resposta o melhor escalamento testado e seu tempo simulado de processamento. O usuário pode então alocar as tarefas nos transputers, de acordo com a ordem e o regime de operação (seq ou par) fornecidos. O programa escalador foi testado com diversos arranjos de tarefas parcialmente ordenadas em diferentes arquiteturas de transputers, para verificar a conformidade do modelo da rede de processadores com a realidade. Os resultados dos testes atenderam plenamente aos requisitos de desempenho, apresentando desvios máximos em torno de 1%.
publishDate 1992
dc.date.issued.fl_str_mv 1992-09-21
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://doi.org/10.11606/T.3.2017.tde-05102017-082520
url https://doi.org/10.11606/T.3.2017.tde-05102017-082520
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade de São Paulo
dc.publisher.program.fl_str_mv Engenharia Elétrica
dc.publisher.initials.fl_str_mv USP
dc.publisher.country.fl_str_mv BR
publisher.none.fl_str_mv Universidade de São Paulo
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1786376587181031424

Registros relacionados