| Ano de defesa: | 1990 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Tese |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertacoes da USP
Universidade de São Paulo Escola Politécnica |
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | https://teses.usp.br/teses/disponiveis/livredocencia/3/tde-12052026-173503/ |
Resumo: | Este trabalho apresenta uma avaliação da eficiência da metodologia da compilação de silício para projetar circuitos integrados VLSI de aplicação específica ASICs. Tal avaliação foi baseada em diversos projetos associados ao compilador de silício CATHEDRAL II em desenvolvimento no Centro Interuniversitário de Microeletrônica IMEC - Bélgica. Este compilador consta de duas partes: a do silício e a do sistema. A primeira [e usada para o projeto dos elementos estruturais que se constituem numa biblioteca de blocos em função dos quais os sistemas são projetados. Esta parte é toda fundamentada em dois tipos de ferramentas: gerador de módulos MGE e editor simbólico de layout CAMELEON. A segunda é usada para explorar diferentes soluções arquiteturais para o sistema. Esta parte é toda fundamentada num conjunto de ferramentas de síntese. Segundo esta metodologia, o projeto de um sistema é realizado hierarquicamente. Blocos funcionais são composições de células básicas constituindo-se em elementos a nível de operadores lógicos, aritméticos e de memória. Unidades de execução são composição de blocos funcionais constituindo-se em elementos de grande capacidade operacional. Processadores são composições de todos elementos anteriores e podem ser otimizados de acordo com a aplicação. A avaliação do compilador foi feita com base em 3 projetos que realizamos. Um bloco funcional: unidade lógica e aritmética, uma unidade de execução composta dediversos blocos funcionais e um processador digital de sinais DSP realizando a função de um filtro digital de 6a ordem. Os dois primeiros fazem parte do desenvolvimento da biblioteca e o terceiro se constitui na primeira aplicação do compilador. Os 3 circuitos foram fabricados e seus testes funcionais apresentaram bons resultados. ) Com base nestes projetos ficou evidenciado a grande vantagem que se obtém em termos de tempo de projeto quando se utiliza um compilador de silício em conjunto com uma biblioteca de módulos parametrizados. Fica também evidente como se dá a interação entre as ferramentas de síntese e a biblioteca e a facilidade com que diferentes arquiteturas podem ser exploradas em pouco tempo. Por outro lado ficam também claras algumas limitações como por exemplo uma certa contenção quanto às possíveis soluções arquiteturais determinada pela lista de parâmetros em função dos quais cada módulo foi projetado. |
| id |
USP_c0954a75ef39fe5e47bc97010d9a0f60 |
|---|---|
| oai_identifier_str |
oai:teses.usp.br:tde-12052026-173503 |
| network_acronym_str |
USP |
| network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
| repository_id_str |
|
| spelling |
Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs).Untitled in englishStrum, MariusCircuitos integrados VLSIProcessamento digital de sinaisSilícioDigital signal processingSiliconVLSI integrated circuitsEste trabalho apresenta uma avaliação da eficiência da metodologia da compilação de silício para projetar circuitos integrados VLSI de aplicação específica ASICs. Tal avaliação foi baseada em diversos projetos associados ao compilador de silício CATHEDRAL II em desenvolvimento no Centro Interuniversitário de Microeletrônica IMEC - Bélgica. Este compilador consta de duas partes: a do silício e a do sistema. A primeira [e usada para o projeto dos elementos estruturais que se constituem numa biblioteca de blocos em função dos quais os sistemas são projetados. Esta parte é toda fundamentada em dois tipos de ferramentas: gerador de módulos MGE e editor simbólico de layout CAMELEON. A segunda é usada para explorar diferentes soluções arquiteturais para o sistema. Esta parte é toda fundamentada num conjunto de ferramentas de síntese. Segundo esta metodologia, o projeto de um sistema é realizado hierarquicamente. Blocos funcionais são composições de células básicas constituindo-se em elementos a nível de operadores lógicos, aritméticos e de memória. Unidades de execução são composição de blocos funcionais constituindo-se em elementos de grande capacidade operacional. Processadores são composições de todos elementos anteriores e podem ser otimizados de acordo com a aplicação. A avaliação do compilador foi feita com base em 3 projetos que realizamos. Um bloco funcional: unidade lógica e aritmética, uma unidade de execução composta dediversos blocos funcionais e um processador digital de sinais DSP realizando a função de um filtro digital de 6a ordem. Os dois primeiros fazem parte do desenvolvimento da biblioteca e o terceiro se constitui na primeira aplicação do compilador. Os 3 circuitos foram fabricados e seus testes funcionais apresentaram bons resultados. ) Com base nestes projetos ficou evidenciado a grande vantagem que se obtém em termos de tempo de projeto quando se utiliza um compilador de silício em conjunto com uma biblioteca de módulos parametrizados. Fica também evidente como se dá a interação entre as ferramentas de síntese e a biblioteca e a facilidade com que diferentes arquiteturas podem ser exploradas em pouco tempo. Por outro lado ficam também claras algumas limitações como por exemplo uma certa contenção quanto às possíveis soluções arquiteturais determinada pela lista de parâmetros em função dos quais cada módulo foi projetado.This work presents an evaluation of the efficiency of the silicon compilation methodology to design VLSI application specific integrated circuits ASICs. This evaluation was based on several designs related to the CATHEDRAL II silicon compiler which is under development in the Interuniversity Microelectronics Center IMEC - Belgium. This compiler is composed of two parts: the silicon part and the system part. The first is used to design the structural elements which constitute the library on which the systems designs are based. This part is composed of two major CAD tools: a module generator MGE and a symbolic layout editor CAMELEON. The second part is used to explore different architectural solutions for the systems. This part is composed of the synthesis tools. Using this methodology, systems are designed hierarchically. Functional building blocks are composed of basic cells and correspond to logic and arithmetic operators as well as memory elements. Execution units are composed of functional building blocks and correspond to elements which perform complex functions. Processors are composed of all the above elements and can be optimized according to the application. The compiler evaluation was based on 3 IC designs. A functional building block: arithmetic and logic unit, an execution unit composed of several functional blocks and a digital signal processor DSP executing a 6th order digital filter function. The first two designs are part of the library and thethird was the first application of the compiler. All circuits were fabricated and performed correctly during the functional tests. Based on this design we demonstrated the big advantage in terms of design time that results from the use of a silicon compiler in conjunction with a parameterized module library. We also show how the synthesis tools interact with the library. ) On the other hand, although different architectural solutions can be quickly explored, there also exists a limitation on the different possible architectures due to the list of parameters which define each execution unit.Biblioteca Digitais de Teses e Dissertacoes da USPUniversidade de São PauloEscola Politécnica2026-05-142026-05-14T12:05:02Z1990-08-27info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdfhttps://teses.usp.br/teses/disponiveis/livredocencia/3/tde-12052026-173503/10.11606/T.3.1990.tde-12052026-173503tde-12052026-173503Liberar o conteúdo para acesso público.info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPDoutoradodoctoralUniversidade de São PauloBiblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212026-05-14T12:05:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)falseoai:teses.usp.br:tde-12052026-173503 |
| dc.title.none.pt.fl_str_mv |
Uma avaliação da metodologia da compilação de silício para o projeto de circuitos integrados de aplicação específica (ASICs). |
| dc.title.alternative.en.fl_str_mv |
Untitled in english |
| author |
Strum, Marius |
| spellingShingle |
Strum, Marius Circuitos integrados VLSI Processamento digital de sinais Silício Digital signal processing Silicon VLSI integrated circuits |
| author_facet |
Strum, Marius |
| author_role |
author |
| dc.contributor.author.fl_str_mv |
Strum, Marius |
| dc.subject.por.fl_str_mv |
Circuitos integrados VLSI Processamento digital de sinais Silício Digital signal processing Silicon VLSI integrated circuits |
| topic |
Circuitos integrados VLSI Processamento digital de sinais Silício Digital signal processing Silicon VLSI integrated circuits |
| description |
Este trabalho apresenta uma avaliação da eficiência da metodologia da compilação de silício para projetar circuitos integrados VLSI de aplicação específica ASICs. Tal avaliação foi baseada em diversos projetos associados ao compilador de silício CATHEDRAL II em desenvolvimento no Centro Interuniversitário de Microeletrônica IMEC - Bélgica. Este compilador consta de duas partes: a do silício e a do sistema. A primeira [e usada para o projeto dos elementos estruturais que se constituem numa biblioteca de blocos em função dos quais os sistemas são projetados. Esta parte é toda fundamentada em dois tipos de ferramentas: gerador de módulos MGE e editor simbólico de layout CAMELEON. A segunda é usada para explorar diferentes soluções arquiteturais para o sistema. Esta parte é toda fundamentada num conjunto de ferramentas de síntese. Segundo esta metodologia, o projeto de um sistema é realizado hierarquicamente. Blocos funcionais são composições de células básicas constituindo-se em elementos a nível de operadores lógicos, aritméticos e de memória. Unidades de execução são composição de blocos funcionais constituindo-se em elementos de grande capacidade operacional. Processadores são composições de todos elementos anteriores e podem ser otimizados de acordo com a aplicação. A avaliação do compilador foi feita com base em 3 projetos que realizamos. Um bloco funcional: unidade lógica e aritmética, uma unidade de execução composta dediversos blocos funcionais e um processador digital de sinais DSP realizando a função de um filtro digital de 6a ordem. Os dois primeiros fazem parte do desenvolvimento da biblioteca e o terceiro se constitui na primeira aplicação do compilador. Os 3 circuitos foram fabricados e seus testes funcionais apresentaram bons resultados. ) Com base nestes projetos ficou evidenciado a grande vantagem que se obtém em termos de tempo de projeto quando se utiliza um compilador de silício em conjunto com uma biblioteca de módulos parametrizados. Fica também evidente como se dá a interação entre as ferramentas de síntese e a biblioteca e a facilidade com que diferentes arquiteturas podem ser exploradas em pouco tempo. Por outro lado ficam também claras algumas limitações como por exemplo uma certa contenção quanto às possíveis soluções arquiteturais determinada pela lista de parâmetros em função dos quais cada módulo foi projetado. |
| publishDate |
1990 |
| dc.date.issued.fl_str_mv |
1990-08-27 |
| dc.date.accessioned.fl_str_mv |
2026-05-14 |
| dc.date.available.fl_str_mv |
2026-05-14T12:05:02Z |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
| format |
doctoralThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
https://teses.usp.br/teses/disponiveis/livredocencia/3/tde-12052026-173503/ |
| dc.identifier.doi.none.fl_str_mv |
10.11606/T.3.1990.tde-12052026-173503 |
| dc.identifier.urn.none.fl_str_mv |
tde-12052026-173503 |
| url |
https://teses.usp.br/teses/disponiveis/livredocencia/3/tde-12052026-173503/ |
| identifier_str_mv |
10.11606/T.3.1990.tde-12052026-173503 tde-12052026-173503 |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
| rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertacoes da USP Universidade de São Paulo Escola Politécnica |
| publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertacoes da USP Universidade de São Paulo Escola Politécnica |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
| instname_str |
Universidade de São Paulo (USP) |
| instacron_str |
USP |
| institution |
USP |
| reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
| collection |
Biblioteca Digital de Teses e Dissertações da USP |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
| repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
| _version_ |
1865490554034323456 |