Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino.

• Ano de defesa: 1984
• Autor(a) principal: Martino, João Antonio
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Circuitos integrados; Fabricação (Microeletrônica); Fabrication process; Microelectronics; NMOS technology; Polycrystalline silicon gate; Porta de silício policristalino; Silício; Tecnologia NMOS
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-23052022-102807/

Apresentamos neste trabalho o projeto, implementação e caracterização de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de Silício policristalino. Inicialmente estudamos a estrutura do Silício policristalino e sua utilização como porta e duto de interconexão. Entre as principais vantagens do Si-poli, temos: a sua fabricação como 3º plano condutor; baixa capacitância por unidade de área com relação a região N; baixa contaminação iônica do óxido pelo seu efeito auto-passivante. Posteriormente projetamos o inversor elementar e os dispositivos básicos na determinação das características de um processo de fabricação, tais como, resistores, capacitores, diodos, transistores e oscilador em anel. Projetamos também um meio somador de mínima possível para testarmos as regras de configuração adotadas. Implementamos e caracterizamos os dispositivos projetados. Analisando seus resultados evoluímos os parâmetros das etapas de processo até termos condições de propormos uma sequência adequada simples para a implementação de circuitos integrados em larga escala. Assim, as principais características da sequência proposta são: - Utiliza apenas 5 máscaras Número reduzido de etapas em alta temperatura Baixa densidade de carga efetiva no óxido (<3 X 1010 cm-2) Baixa densidade de carga iônica no óxido(<2 X 1010 cm-2) Comprimento de canal de 5µm Introdução de um terceiro plano condutor (Si-poli) Sequência simples de fabricação com porta de Si-poli Tempo de atraso intrínseco 0,5 ns Figura de mérito (velocidade X potência) 0,3pJ. Cujos resultados são reportados pela literatura internacional para esta tecnologia.