Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)

Detalhes bibliográficos
Ano de defesa: 2023
Autor(a) principal: Ruzyk, Matheus Jose da Silva
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Tecnológica Federal do Paraná
Curitiba
Brasil
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
UTFPR
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: http://repositorio.utfpr.edu.br/jspui/handle/1/33294
Resumo: Ultrasound (US) imaging is a widely spread technique, spanning applications from diagnostic medicine to the general industry. Its non-invasive and non-ionizing characteristics make it suitable for various medical exams. Research in this field often explores novel radiofrequency US techniques, which require full access to intermediate signals and the capacity to make changes in processes that are commonly not accessible in commercial US platforms. Open platforms emerge as a solution, facilitating research in the US domain. The proliferation of the System on a Chip (SoC) technology has accelerated advancements in this field, enabling the creation of open systems with malleable characteristics in transmission beamforming, access to Analog to Digital Converter (ADC) raw data, and real-time imaging, either in hardware, software or in hybrid platforms SoCs. This work aimed to implement an open system to process back-end US data in a SoC platform from AMD Xilinx, specifically the ZedBoard, utilizing the reception beamformer and B-mode image reconstruction with scan conversion. Each processing step was modeled with Model Composer blocks in Simulink, implemented utilizing Vivado and Vitis software, and validated with empirical US data acquired from a commercial phantom. The results of intermediate steps were compared with MATLAB/Simulink simulations, utilizing Normalized Root Mean Square Error (NRMSE) and Normalized Residual Sum of Squares (NRSS) metrics to validate the agreement between models. Image results of the system‘s empirical implementation indicate that it serves as a suitable US processing platform with quantitative errors of 7.14% for Contrast-to-Noise Ratio (CNR) and 17.52% for Contrast Resolution (CR), and with a processing time of 0.36 seconds to display the resulting image on a VGA screen, utilizing less than 50% of the available SoC resources. Although the results show a minor degradation in the contrast resolution compared to the reference, they suggest that the resulting images retain essential information. Moreover, the device’s resource utilization indicates potential optimization for additional processing steps, including changes to enhance processing time, which is already faster than previous works. Possible applications of this work are in the further development of future US research open systems to enable innovative research in the ultrasound area.
id UTFPR-12_10775c495888de681935bb6ecb9242bd
oai_identifier_str oai:repositorio.utfpr.edu.br:1/33294
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)Digital ultrasound signal processing system based on a system on a chip (SoC)UltrassonografiaSistemas programáveis em chipProcessamento de sinaisTestes de ultrassomSistemas de varreduraSistemas imageadoresRadiofreqüênciaSimulação (Computadores)Ultrasonic imagingSystems on a chipSignal processingUltrasonic testingScanning systemsImaging systemsRadio frequencyComputer simulationCNPQ::ENGENHARIAS::ENGENHARIA ELETRICAEngenharia ElétricaUltrasound (US) imaging is a widely spread technique, spanning applications from diagnostic medicine to the general industry. Its non-invasive and non-ionizing characteristics make it suitable for various medical exams. Research in this field often explores novel radiofrequency US techniques, which require full access to intermediate signals and the capacity to make changes in processes that are commonly not accessible in commercial US platforms. Open platforms emerge as a solution, facilitating research in the US domain. The proliferation of the System on a Chip (SoC) technology has accelerated advancements in this field, enabling the creation of open systems with malleable characteristics in transmission beamforming, access to Analog to Digital Converter (ADC) raw data, and real-time imaging, either in hardware, software or in hybrid platforms SoCs. This work aimed to implement an open system to process back-end US data in a SoC platform from AMD Xilinx, specifically the ZedBoard, utilizing the reception beamformer and B-mode image reconstruction with scan conversion. Each processing step was modeled with Model Composer blocks in Simulink, implemented utilizing Vivado and Vitis software, and validated with empirical US data acquired from a commercial phantom. The results of intermediate steps were compared with MATLAB/Simulink simulations, utilizing Normalized Root Mean Square Error (NRMSE) and Normalized Residual Sum of Squares (NRSS) metrics to validate the agreement between models. Image results of the system‘s empirical implementation indicate that it serves as a suitable US processing platform with quantitative errors of 7.14% for Contrast-to-Noise Ratio (CNR) and 17.52% for Contrast Resolution (CR), and with a processing time of 0.36 seconds to display the resulting image on a VGA screen, utilizing less than 50% of the available SoC resources. Although the results show a minor degradation in the contrast resolution compared to the reference, they suggest that the resulting images retain essential information. Moreover, the device’s resource utilization indicates potential optimization for additional processing steps, including changes to enhance processing time, which is already faster than previous works. Possible applications of this work are in the further development of future US research open systems to enable innovative research in the ultrasound area.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)O ultrassom (US) é uma técnica amplamente difundida e com aplicações tanto na medicina diagnóstica como na indústria. Suas capacidades para analisar meios de forma não invasiva, sem características ionizantes, a tornam adequada para exames de imagem. A pesquisa na área explora novas técnicas de utilização dos sinais de radiofrequência em US, o que requer acesso e manipulação de sinais e etapas intermediárias na cadeia de processamento, geralmente não acessíveis em plataformas comerciais. Plataformas abertas impulsionam avanços na pesquisa em US. O advento da tecnologia de System on a Chip (SoC) acelerou o desenvolvimento da área, permitindo sistemas abertos com características de maleabilidade do beamforming de transmissão, acesso aos dados do ADC e imageamento em tempo real, em software ou hardware, ou em SoC, que associam os dois. O objetivo deste trabalho foi implementar um sistema aberto para processar os dados de back-end de US em uma plataforma SoC da AMD Xilinx, a ZedBoard, realizando o beamforming de recepção e a reconstrução de imagens em Modo B, até a conversão de varredura. As etapas foram projetadas utilizando blocos do Model Composer no Simulink, implementadas no Vivado e Vitis, e validadas utilizando dados de US reais adquiridos de um phantom. Resultados de etapas intermediárias foram comparados com simulações do MATLAB/Simulink usando as métricas Normalized Root Mean Square Error (NRMSE) e Normalized Residual Sum of Squares (NRSS) para comprovar concordância entre os modelos. Já os resultados de imagem do sistema implementado empiricamente indicam que ele é adequado para atuar como plataforma de processamento de sinais de US, com erros quantitativos de 7,14% de Contrast-to-Noise Ratio (CNR) e 17,52% em Contrast Resolution (CR), levando 0,36 s para exibir resultados em um display VGA e consumindo menos de 50% dos recursos do SoC. Apesar de apresentar uma pequena degradação do CR em comparação com a imagem de referência, as imagens reconstruídas conseguiram mostrar características importantes da imagem. Além disso, a ocupação de recursos do dispositivo indica que novas etapas podem ser implementadas e otimizadas, incluindo os tempos de processamento que já diminuíram em relação a trabalhos anteriores. Como exemplo de possível aplicação do sistema implementado, tem-se o desenvolvimento de futuros sistemas abertos com processamento embarcado em SoC para atividades de pesquisas inovadoras do US.Universidade Tecnológica Federal do ParanáCuritibaBrasilPrograma de Pós-Graduação em Engenharia Elétrica e Informática IndustrialUTFPRAssef, Amauri Amorinhttps://orcid.org/0000-0002-2001-5387http://lattes.cnpq.br/0720172921923496Assef, Amauri Amorinhttps://orcid.org/0000-0002-2001-5387http://lattes.cnpq.br/0720172921923496Maia, Joaquim Miguelhttps://orcid.org/0000-0001-6309-8664http://lattes.cnpq.br/6369674496221915Schiefler Junior, Nivaldo Theodorohttps://orcid.org/0000-0003-0126-6954http://lattes.cnpq.br/7547185444005370Ruzyk, Matheus Jose da Silva2024-02-07T16:19:55Z2024-02-07T16:19:55Z2023-12-14info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfRUZYK, Matheus Jose da Silva. Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC). 2024. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2023.http://repositorio.utfpr.edu.br/jspui/handle/1/33294porhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPR2024-02-08T06:07:29Zoai:repositorio.utfpr.edu.br:1/33294Repositório InstitucionalPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestriut@utfpr.edu.br || sibi@utfpr.edu.bropendoar:2024-02-08T06:07:29Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.none.fl_str_mv Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
Digital ultrasound signal processing system based on a system on a chip (SoC)
title Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
spellingShingle Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
Ruzyk, Matheus Jose da Silva
Ultrassonografia
Sistemas programáveis em chip
Processamento de sinais
Testes de ultrassom
Sistemas de varredura
Sistemas imageadores
Radiofreqüência
Simulação (Computadores)
Ultrasonic imaging
Systems on a chip
Signal processing
Ultrasonic testing
Scanning systems
Imaging systems
Radio frequency
Computer simulation
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Engenharia Elétrica
title_short Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
title_full Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
title_fullStr Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
title_full_unstemmed Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
title_sort Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC)
author Ruzyk, Matheus Jose da Silva
author_facet Ruzyk, Matheus Jose da Silva
author_role author
dc.contributor.none.fl_str_mv Assef, Amauri Amorin
https://orcid.org/0000-0002-2001-5387
http://lattes.cnpq.br/0720172921923496
Assef, Amauri Amorin
https://orcid.org/0000-0002-2001-5387
http://lattes.cnpq.br/0720172921923496
Maia, Joaquim Miguel
https://orcid.org/0000-0001-6309-8664
http://lattes.cnpq.br/6369674496221915
Schiefler Junior, Nivaldo Theodoro
https://orcid.org/0000-0003-0126-6954
http://lattes.cnpq.br/7547185444005370
dc.contributor.author.fl_str_mv Ruzyk, Matheus Jose da Silva
dc.subject.por.fl_str_mv Ultrassonografia
Sistemas programáveis em chip
Processamento de sinais
Testes de ultrassom
Sistemas de varredura
Sistemas imageadores
Radiofreqüência
Simulação (Computadores)
Ultrasonic imaging
Systems on a chip
Signal processing
Ultrasonic testing
Scanning systems
Imaging systems
Radio frequency
Computer simulation
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Engenharia Elétrica
topic Ultrassonografia
Sistemas programáveis em chip
Processamento de sinais
Testes de ultrassom
Sistemas de varredura
Sistemas imageadores
Radiofreqüência
Simulação (Computadores)
Ultrasonic imaging
Systems on a chip
Signal processing
Ultrasonic testing
Scanning systems
Imaging systems
Radio frequency
Computer simulation
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Engenharia Elétrica
description Ultrasound (US) imaging is a widely spread technique, spanning applications from diagnostic medicine to the general industry. Its non-invasive and non-ionizing characteristics make it suitable for various medical exams. Research in this field often explores novel radiofrequency US techniques, which require full access to intermediate signals and the capacity to make changes in processes that are commonly not accessible in commercial US platforms. Open platforms emerge as a solution, facilitating research in the US domain. The proliferation of the System on a Chip (SoC) technology has accelerated advancements in this field, enabling the creation of open systems with malleable characteristics in transmission beamforming, access to Analog to Digital Converter (ADC) raw data, and real-time imaging, either in hardware, software or in hybrid platforms SoCs. This work aimed to implement an open system to process back-end US data in a SoC platform from AMD Xilinx, specifically the ZedBoard, utilizing the reception beamformer and B-mode image reconstruction with scan conversion. Each processing step was modeled with Model Composer blocks in Simulink, implemented utilizing Vivado and Vitis software, and validated with empirical US data acquired from a commercial phantom. The results of intermediate steps were compared with MATLAB/Simulink simulations, utilizing Normalized Root Mean Square Error (NRMSE) and Normalized Residual Sum of Squares (NRSS) metrics to validate the agreement between models. Image results of the system‘s empirical implementation indicate that it serves as a suitable US processing platform with quantitative errors of 7.14% for Contrast-to-Noise Ratio (CNR) and 17.52% for Contrast Resolution (CR), and with a processing time of 0.36 seconds to display the resulting image on a VGA screen, utilizing less than 50% of the available SoC resources. Although the results show a minor degradation in the contrast resolution compared to the reference, they suggest that the resulting images retain essential information. Moreover, the device’s resource utilization indicates potential optimization for additional processing steps, including changes to enhance processing time, which is already faster than previous works. Possible applications of this work are in the further development of future US research open systems to enable innovative research in the ultrasound area.
publishDate 2023
dc.date.none.fl_str_mv 2023-12-14
2024-02-07T16:19:55Z
2024-02-07T16:19:55Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv RUZYK, Matheus Jose da Silva. Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC). 2024. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2023.
http://repositorio.utfpr.edu.br/jspui/handle/1/33294
identifier_str_mv RUZYK, Matheus Jose da Silva. Sistema de processamento digital de sinais ultrassônicos baseado em system on a chip (SoC). 2024. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2023.
url http://repositorio.utfpr.edu.br/jspui/handle/1/33294
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv http://creativecommons.org/licenses/by-nc-nd/4.0/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/4.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
Brasil
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
UTFPR
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
Brasil
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
UTFPR
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv riut@utfpr.edu.br || sibi@utfpr.edu.br
_version_ 1850498271977406464