Exportação concluída — 

Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware

Detalhes bibliográficos
Ano de defesa: 2011
Autor(a) principal: Gortan, Antonio
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Tecnológica Federal do Paraná
Curitiba
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
Link de acesso: http://repositorio.utfpr.edu.br/jspui/handle/1/196
Resumo: The purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to this goal are presented: a modified version of the Dorsch algorithm, a set of algorithms to determine the most reliable candidates and to gauge their quantity according desired coding gain, approaching its performance to the maximum likelihood decoder, a hardware implementable version of the BGW (from the authors initials: Barros, Godoy e Wille) stop rule and the attainment of design criteria for the number of quantization intervals to apply.
id UTFPR-12_468182e89943678521b8ea9485a7234f
oai_identifier_str oai:repositorio.utfpr.edu.br:1/196
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardwareArranjos de lógica programável em campoProgramação - computadoresQuantizaçãoField programmable gate arraysThe purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to this goal are presented: a modified version of the Dorsch algorithm, a set of algorithms to determine the most reliable candidates and to gauge their quantity according desired coding gain, approaching its performance to the maximum likelihood decoder, a hardware implementable version of the BGW (from the authors initials: Barros, Godoy e Wille) stop rule and the attainment of design criteria for the number of quantization intervals to apply.Este trabalho tem como finalidade realizar uma análise teórica dos processos envolvidos na decodificação de códigos de bloco lineares por meio de conjuntos de informação visando otimizar esses procedimentos para viabilizar sua implementação em hardware de forma eficiente através do uso de FPGAs (do inglês Field Programmable Gate Array). Em especial, quatro contribuições são apresentadas com essa finalidade: uma versão modificada do algorítimo de Dorsch, um conjunto de algoritmos para determinar as candidatas mais prováveis e dimensionar sua quantidade de acordo com o ganho de codificação desejado aproximando seu desempenho ao do decodificador de máxima verossimilhança, uma versão implementável em hardware do critério de parada BGW (das iniciais dos autores: Barros, Godoy e Wille) e a obtenção de critérios para o dimensionamento da quantidade de intervalos de quantização a utilizar.Universidade Tecnológica Federal do ParanáCuritibaPrograma de Pós-Graduação em Engenharia Elétrica e Informática IndustrialGodoy Júnior, WalterGortan, Antonio2012-03-15T18:55:16Z2012-03-15T18:55:16Z2011-12-09info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfGORTAN, Antonio. Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware. 2011. 210 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2011.http://repositorio.utfpr.edu.br/jspui/handle/1/196porreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPRinfo:eu-repo/semantics/openAccess2015-07-16T14:23:36Zoai:repositorio.utfpr.edu.br:1/196Repositório InstitucionalPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestriut@utfpr.edu.br || sibi@utfpr.edu.bropendoar:2015-07-16T14:23:36Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.none.fl_str_mv Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
spellingShingle Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
Gortan, Antonio
Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
title_short Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_full Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_fullStr Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_full_unstemmed Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
title_sort Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware
author Gortan, Antonio
author_facet Gortan, Antonio
author_role author
dc.contributor.none.fl_str_mv Godoy Júnior, Walter
dc.contributor.author.fl_str_mv Gortan, Antonio
dc.subject.por.fl_str_mv Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
topic Arranjos de lógica programável em campo
Programação - computadores
Quantização
Field programmable gate arrays
description The purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to this goal are presented: a modified version of the Dorsch algorithm, a set of algorithms to determine the most reliable candidates and to gauge their quantity according desired coding gain, approaching its performance to the maximum likelihood decoder, a hardware implementable version of the BGW (from the authors initials: Barros, Godoy e Wille) stop rule and the attainment of design criteria for the number of quantization intervals to apply.
publishDate 2011
dc.date.none.fl_str_mv 2011-12-09
2012-03-15T18:55:16Z
2012-03-15T18:55:16Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv GORTAN, Antonio. Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware. 2011. 210 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2011.
http://repositorio.utfpr.edu.br/jspui/handle/1/196
identifier_str_mv GORTAN, Antonio. Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware. 2011. 210 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) – Universidade Tecnológica Federal do Paraná, Curitiba, 2011.
url http://repositorio.utfpr.edu.br/jspui/handle/1/196
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv riut@utfpr.edu.br || sibi@utfpr.edu.br
_version_ 1850498241733328896

Registros relacionados