Desafios de variabilidade e integração 3D em transistores MOS para tecnologias FD SOI avançadas

• Ano de defesa: 2025
• Autor(a) principal: Silva, Lucas Mota Barbosa da
• Orientador(a): Souza, Michelly de
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Centro Universitário FEI, São Bernardo do Campo
• Palavras-chave em Português: Variabilidade; Integração sequencial 3D; SOI; Transistores de nanofios; Transistores totalmente depletados; Variability; 3D sequential integration; Nanowire transistors; Fully depleted transistors
• Link de acesso: https://repositorio.fei.edu.br/handle/FEI/6164; https://doi.org/10.31414/EE.2025.T.132324

Este trabalho investiga desafios relacionados ao desenvolvimento de transistores MOS (Metal-Oxide-Semiconductor) SOI (Silicon-On-Insulator) totalmente depletados em tecnologias avançadas, com foco na variabilidade em transistores de nanofios e no desempenho de transistores obtidos através de processo de fabricação voltado à integração tridimensional sequencial (3D Sequential Integration). A variabilidade de transistores de nanofios foi estudada considerando duas arquiteturas diferentes: nanofios sem junção e nanofios modo inversão. O estudo envolveu a análise experimental de parâmetros como corrente de dreno, tensão de limiar, transcondutância, mobilidade de baixo campo e resistência série. Os dois tipos de transistores de nanofios compartilham o mesmo processo de fabricação, diferenciando-se apenas pela concentração e tipo de dopante nas regiões de canal, fonte e dreno, o que permitiu isolar a flutuação aleatória de dopantes (Random Doping Flutuation - RDF) como a principal fonte de variabilidade. Os resultados mostraram que os nanofios transistores sem junção apresentaram um coeficiente de variabilidade da tensão de limiar 39,9% maior do que os modo inversão, evidenciando maior sensibilidade à RDF devido à dopagem elevada do canal. Além disso, os transistores de nanofios sem junção apresentaram mobilidade e transcondutância aproximadamente 30% menores em relação aos nanofios transistores modo inversão, resultante do maior impacto do espalhamento por impurezas ionizadas e da resistência série. Observou-se ainda que a variabilidade da mobilidade de baixo campo é superior à da transcondutância máxima, indicando a influência adicional de parâmetros extrínsecos, especialmente a resistência série. A variabilidade dos parâmetros elétricos foi avaliada por meio do método Y-Function e de modelos teóricos baseados na variância da corrente de dreno. Em regime de condução forte, os resultados indicaram que, para nanofios sem junção, a variabilidade da corrente de dreno é dominada pela componente da resistência série em dispositivos largos e pela componente do fator de ganho de corrente em dispositivos estreitos. Para os nanofios modo inversão, observou-se comportamento oposto: a resistência série domina em dispositivos estreitos, enquanto o fator de ganho de corrente é predominante em dispositivos largos. Simulações tridimensionais, utilizando o método de campo de impedância (Impedance Field Method – IFM) permitiram avaliar a influência da temperatura na variabilidade da tensão de limiar em nanofios transistores modo inversão. Os resultados indicaram que a principal fonte de variabilidade para os nanofios modo inversão é a rugosidade de largura (Line Width Roughness - LWR) e de borda (Line Edge Roughness - LER), responsável por cerca de 70% da variabilidade total, enquanto a contribuição da RDF diminui com o aumento da temperatura, resultando em redução da variabilidade global. No contexto da integração 3D, o impacto do processo de pré-amorfização (Pre-Amorphization Implantation – PAI) na formação da região fracamente dopada próxima às regiões de fonte e dreno (Lightly Doped Drain – LDD) foi investigado em transistores SOI totalmente depletados processados em baixa temperatura. Estes dispositivos apresentaram uma resistência de acesso significativamente maior que os fabricados por processo convencional. Entretanto, a implementação de 15 nm de pré-amorfização promoveu redução de até 75% da resistência de acesso e melhor ativação de dopantes. Após correções considerando a resistência de acesso dependente da polarização de porta, a mobilidade e os coeficientes de degradação mostraram desempenho semelhante ao processo de referência, indicando que a resistência de acesso constitui o principal fator limitante, abrindo caminho para otimizações futuras