Geração semiautomática de testbenches para circuitos integrados digitais.

Detalhes bibliográficos
Ano de defesa: 2007
Autor(a) principal: PESSOA, Isaac Maia.
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
UFCG
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Testbenches
EDA4 - VLSIS
Ferramenta eTBc
Linguagem de Hardware
Verificação Funcional
Circuitos Integrados
ETBc Tool
Hardware Language
Functional Verification
Integrated Circuits
Ciência da Computação
Link de acesso: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
Resumo: A complexidade da verificação funcional tende a crescer exponencialmente com relação ao tamanho do hardware a ser verificado. O contínuo avanço da complexidade de circuitos integrados está seguindo a lei de Moore e tem criado uma grande pressão no engenheiro de verificação para que este continue certo de que não existem falhas funcionais ao final da fase de verificação. O tempo e dinheiro necessários neste processo aumentam ainda mais a pressão, pois o processo de verificação consome a maior parte dos recursos em um projeto de hardware. Assim, uma abordagem que possua uma ferramenta flexível e que consiga auxiliar o engenheiro de verificação em suas tarefas pode ser de grande utilidade. A metodologia de verificação VeriSC pode ajudar a resolver problemas envolvidos na verificação funcional. O objetivo deste trabalho é o desenvolvimento de uma ferramenta de suporte à metodologia VeriSC que seja útil na automatização do processo de construção de ambientes de simulação (testbenches) e desta forma consiga aumentar, através de um mecanismo flexível, a velocidade em que as tarefas de verificação são executadas.
id UCB-2_60110984f376c5b7a7f5ebba5505ea8f
oai_identifier_str oai:localhost:riufcg/9861
network_acronym_str UCB-2
network_name_str Repositório Institucional da UCB
repository_id_str
spelling Geração semiautomática de testbenches para circuitos integrados digitais.Semiautomatic testbench generation for digital integrated circuits.TestbenchesEDA4 - VLSISFerramenta eTBcLinguagem de HardwareVerificação FuncionalCircuitos IntegradosETBc ToolHardware LanguageFunctional VerificationIntegrated CircuitsCiência da ComputaçãoA complexidade da verificação funcional tende a crescer exponencialmente com relação ao tamanho do hardware a ser verificado. O contínuo avanço da complexidade de circuitos integrados está seguindo a lei de Moore e tem criado uma grande pressão no engenheiro de verificação para que este continue certo de que não existem falhas funcionais ao final da fase de verificação. O tempo e dinheiro necessários neste processo aumentam ainda mais a pressão, pois o processo de verificação consome a maior parte dos recursos em um projeto de hardware. Assim, uma abordagem que possua uma ferramenta flexível e que consiga auxiliar o engenheiro de verificação em suas tarefas pode ser de grande utilidade. A metodologia de verificação VeriSC pode ajudar a resolver problemas envolvidos na verificação funcional. O objetivo deste trabalho é o desenvolvimento de uma ferramenta de suporte à metodologia VeriSC que seja útil na automatização do processo de construção de ambientes de simulação (testbenches) e desta forma consiga aumentar, através de um mecanismo flexível, a velocidade em que as tarefas de verificação são executadas.Functional verification complexity tends to increase exponentially with design size. The Moore’s law places an ever growing demand on today’s verification engineer to continue to ensure that no bug is missed in the verification process. The time necessary and money spent on the verification process increases the demand because it consumes most of the resources of a hardware project. Thus, an approach that has a flexible tool and helps the verification engineer in his tasks can be very useful in the verification process. The verification methodology VeriSC can help to solve several problems involving funcional verification. This work’s objective is a supporting tool for VeriSC methodology useful for automated construction of simulation environments (Testbenches) enabling a flexible way to speed up verification tasks.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIPÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃOUFCGMELCHER, Elmar Uwe Kurt.MELCHER, E. U. K.http://lattes.cnpq.br/2995510206880397FECHINE, Joseana Macedo.LIMA, José Antonio Gomes de.PESSOA, Isaac Maia.2007-04-102019-12-04T17:13:12Z2019-12-042019-12-04T17:13:12Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861PESSOA, Isaac Maia. Geração semiautomática de testbenches para circuitos integrados digitais. 2007. 64. f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2007. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UCBinstname:Universidade Católica de Brasília (UCB)instacron:UCB2022-03-24T14:51:56Zoai:localhost:riufcg/9861Repositório InstitucionalPRIhttps://repositorio.ucb.br/oai/requestsara.ribeiro@ucb.bropendoar:2022-03-24T14:51:56Repositório Institucional da UCB - Universidade Católica de Brasília (UCB)false
dc.title.none.fl_str_mv Geração semiautomática de testbenches para circuitos integrados digitais.
Semiautomatic testbench generation for digital integrated circuits.
title Geração semiautomática de testbenches para circuitos integrados digitais.
spellingShingle Geração semiautomática de testbenches para circuitos integrados digitais.
PESSOA, Isaac Maia.
Testbenches
EDA4 - VLSIS
Ferramenta eTBc
Linguagem de Hardware
Verificação Funcional
Circuitos Integrados
ETBc Tool
Hardware Language
Functional Verification
Integrated Circuits
Ciência da Computação
title_short Geração semiautomática de testbenches para circuitos integrados digitais.
title_full Geração semiautomática de testbenches para circuitos integrados digitais.
title_fullStr Geração semiautomática de testbenches para circuitos integrados digitais.
title_full_unstemmed Geração semiautomática de testbenches para circuitos integrados digitais.
title_sort Geração semiautomática de testbenches para circuitos integrados digitais.
author PESSOA, Isaac Maia.
author_facet PESSOA, Isaac Maia.
author_role author
dc.contributor.none.fl_str_mv MELCHER, Elmar Uwe Kurt.
MELCHER, E. U. K.
http://lattes.cnpq.br/2995510206880397
FECHINE, Joseana Macedo.
LIMA, José Antonio Gomes de.
dc.contributor.author.fl_str_mv PESSOA, Isaac Maia.
dc.subject.por.fl_str_mv Testbenches
EDA4 - VLSIS
Ferramenta eTBc
Linguagem de Hardware
Verificação Funcional
Circuitos Integrados
ETBc Tool
Hardware Language
Functional Verification
Integrated Circuits
Ciência da Computação
topic Testbenches
EDA4 - VLSIS
Ferramenta eTBc
Linguagem de Hardware
Verificação Funcional
Circuitos Integrados
ETBc Tool
Hardware Language
Functional Verification
Integrated Circuits
Ciência da Computação
description A complexidade da verificação funcional tende a crescer exponencialmente com relação ao tamanho do hardware a ser verificado. O contínuo avanço da complexidade de circuitos integrados está seguindo a lei de Moore e tem criado uma grande pressão no engenheiro de verificação para que este continue certo de que não existem falhas funcionais ao final da fase de verificação. O tempo e dinheiro necessários neste processo aumentam ainda mais a pressão, pois o processo de verificação consome a maior parte dos recursos em um projeto de hardware. Assim, uma abordagem que possua uma ferramenta flexível e que consiga auxiliar o engenheiro de verificação em suas tarefas pode ser de grande utilidade. A metodologia de verificação VeriSC pode ajudar a resolver problemas envolvidos na verificação funcional. O objetivo deste trabalho é o desenvolvimento de uma ferramenta de suporte à metodologia VeriSC que seja útil na automatização do processo de construção de ambientes de simulação (testbenches) e desta forma consiga aumentar, através de um mecanismo flexível, a velocidade em que as tarefas de verificação são executadas.
publishDate 2007
dc.date.none.fl_str_mv 2007-04-10
2019-12-04T17:13:12Z
2019-12-04
2019-12-04T17:13:12Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
PESSOA, Isaac Maia. Geração semiautomática de testbenches para circuitos integrados digitais. 2007. 64. f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2007. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
identifier_str_mv PESSOA, Isaac Maia. Geração semiautomática de testbenches para circuitos integrados digitais. 2007. 64. f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2007. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
UFCG
publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
UFCG
dc.source.none.fl_str_mv reponame:Repositório Institucional da UCB
instname:Universidade Católica de Brasília (UCB)
instacron:UCB
instname_str Universidade Católica de Brasília (UCB)
instacron_str UCB
institution UCB
reponame_str Repositório Institucional da UCB
collection Repositório Institucional da UCB
repository.name.fl_str_mv Repositório Institucional da UCB - Universidade Católica de Brasília (UCB)
repository.mail.fl_str_mv sara.ribeiro@ucb.br
_version_ 1834013173282242560

Registros relacionados