Multiplicador em corpo finito utilizando redes neurais discretas.
| Ano de defesa: | 2000 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Universidade Federal de Campina Grande
Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA UFCG |
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561 |
Resumo: | Calculo em corpos finitos são amplamente utilizados em códigos corretores de erros, processamento digital de sinal, geração de números pseudoaleatórios e esquemas de criptografia. Geralmente essas aplicações modernas necessitam de implementações que satisfaçam as exigências de alta velocidade. Assumindo a representação em base polinomial dos elementos do corpo, adição e simples de implementar enquanto a multiplicação paralela rápida necessita de uma estrutura mais complexa. Outras operações aritméticas importantes dos corpos finitos, tais como exponenciação e divisão, podem ser realizadas através de repetidas multiplicações. Consequentemente, multiplicadores eficientes são desejados já que a maioria das operações aritméticas avangadas são baseadas na multiplicação. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementado com logica tradicional (portas AND, OR e NOT). Muitas pesquisas tem sido desenvolvidas com relação a aplicação das portas de limiar linear em operações aritméticas básicas (adição, multiplicação e divisão). Essas operações podem ser implementadas com portas de limiar linear utilizando um baixo numero de portas e retardo fixo. A ideia de estender o uso de portas de limiar linear em operações aritméticas básicas para aritmética em corpo finito e proposta neste trabalho. Esta dissertação apresenta uma arquitetura de um multiplicador paralelo em GF (2n) baseado no multiplicador de Mastrovito com portas de limiar linear. Também uma nova arquitetura e proposta, mais eficiente em termos da complexidade temporal e espacial e mantendo uma baixa complexidade espacial. |
| id |
UCB-2_e9692a14cdbf54165fcc70bd7edfe1a6 |
|---|---|
| oai_identifier_str |
oai:localhost:riufcg/10561 |
| network_acronym_str |
UCB-2 |
| network_name_str |
Repositório Institucional da UCB |
| repository_id_str |
|
| spelling |
Multiplicador em corpo finito utilizando redes neurais discretas.Finite body multiplier using networks discrete neural.Corpos FinitosRedes Naturais DiscretasExponenciaçãoPortas de LimiarFinite BodiesDiscrete Natural NetworksExponentiationThreshold DoorsNúmeros PseudoaleatóriosPseudorandom NumbersEngenharia ElétricaCalculo em corpos finitos são amplamente utilizados em códigos corretores de erros, processamento digital de sinal, geração de números pseudoaleatórios e esquemas de criptografia. Geralmente essas aplicações modernas necessitam de implementações que satisfaçam as exigências de alta velocidade. Assumindo a representação em base polinomial dos elementos do corpo, adição e simples de implementar enquanto a multiplicação paralela rápida necessita de uma estrutura mais complexa. Outras operações aritméticas importantes dos corpos finitos, tais como exponenciação e divisão, podem ser realizadas através de repetidas multiplicações. Consequentemente, multiplicadores eficientes são desejados já que a maioria das operações aritméticas avangadas são baseadas na multiplicação. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementado com logica tradicional (portas AND, OR e NOT). Muitas pesquisas tem sido desenvolvidas com relação a aplicação das portas de limiar linear em operações aritméticas básicas (adição, multiplicação e divisão). Essas operações podem ser implementadas com portas de limiar linear utilizando um baixo numero de portas e retardo fixo. A ideia de estender o uso de portas de limiar linear em operações aritméticas básicas para aritmética em corpo finito e proposta neste trabalho. Esta dissertação apresenta uma arquitetura de um multiplicador paralelo em GF (2n) baseado no multiplicador de Mastrovito com portas de limiar linear. Também uma nova arquitetura e proposta, mais eficiente em termos da complexidade temporal e espacial e mantendo uma baixa complexidade espacial.Finite body calculations are widely used in code correction errors, digital signal processing, pseudorandom number generation, and schematics of encryption. Generally these modern applications require implementations that meet the high speed requirements. Assuming the polynomial representation of body elements, addition and simple to implement while rapid parallel multiplication requires a more complex structure. Other important arithmetic operations of finite bodies, such as exponentiation and division, can be performed by repeated multiplications. Consequently, efficient multipliers are desired since most advanced arithmetic operations are based on multiplication. Discrete neural networks implemented with linear threshold ports allow to reduce the complexity of certain circuits previously implemented with traditional logic (AND, OR and NOT ports). Much research has been done regarding the application of linear threshold gates in basic arithmetic operations (addition, multiplication and division). These operations can be implemented with linear threshold gates using a low gate number and fixed delay. The idea of extending the use of linear threshold gates in basic arithmetic operations for finite body arithmetic is proposed in this paper. This dissertation presents a parallel GF (2n) multiplier architecture based on the Mastrovito multiplier with linear threshold gates. Also a new architecture and proposal, more efficient in terms of temporal and spatial complexity and keeping a low spatial complexity.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGAssis, Francisco Marcos de.http://lattes.cnpq.br/2368523362272656Lima, Antonio Marcus Nobrega.Melcher, Elmar Uwe kurt.Freire, Raimundo Carlos Silvério.Souza, Ricardo Menezes Campello de.Oliveira, Lidiano Augusto Nóbrega de.2000-11-172019-12-31T12:48:02Z2019-12-312019-12-31T12:48:02Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561OLIVEIRA, Lidiano Augusto Nóbrega de. Multiplicador em corpo finito utilizando redes neurais discretas. 95 f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande – Paraíba Brasil, 2000.porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UCBinstname:Universidade Católica de Brasília (UCB)instacron:UCB2021-06-10T17:44:15Zoai:localhost:riufcg/10561Repositório InstitucionalPRIhttps://repositorio.ucb.br/oai/requestsara.ribeiro@ucb.bropendoar:2021-06-10T17:44:15Repositório Institucional da UCB - Universidade Católica de Brasília (UCB)false |
| dc.title.none.fl_str_mv |
Multiplicador em corpo finito utilizando redes neurais discretas. Finite body multiplier using networks discrete neural. |
| title |
Multiplicador em corpo finito utilizando redes neurais discretas. |
| spellingShingle |
Multiplicador em corpo finito utilizando redes neurais discretas. Oliveira, Lidiano Augusto Nóbrega de. Corpos Finitos Redes Naturais Discretas Exponenciação Portas de Limiar Finite Bodies Discrete Natural Networks Exponentiation Threshold Doors Números Pseudoaleatórios Pseudorandom Numbers Engenharia Elétrica |
| title_short |
Multiplicador em corpo finito utilizando redes neurais discretas. |
| title_full |
Multiplicador em corpo finito utilizando redes neurais discretas. |
| title_fullStr |
Multiplicador em corpo finito utilizando redes neurais discretas. |
| title_full_unstemmed |
Multiplicador em corpo finito utilizando redes neurais discretas. |
| title_sort |
Multiplicador em corpo finito utilizando redes neurais discretas. |
| author |
Oliveira, Lidiano Augusto Nóbrega de. |
| author_facet |
Oliveira, Lidiano Augusto Nóbrega de. |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Assis, Francisco Marcos de. http://lattes.cnpq.br/2368523362272656 Lima, Antonio Marcus Nobrega. Melcher, Elmar Uwe kurt. Freire, Raimundo Carlos Silvério. Souza, Ricardo Menezes Campello de. |
| dc.contributor.author.fl_str_mv |
Oliveira, Lidiano Augusto Nóbrega de. |
| dc.subject.por.fl_str_mv |
Corpos Finitos Redes Naturais Discretas Exponenciação Portas de Limiar Finite Bodies Discrete Natural Networks Exponentiation Threshold Doors Números Pseudoaleatórios Pseudorandom Numbers Engenharia Elétrica |
| topic |
Corpos Finitos Redes Naturais Discretas Exponenciação Portas de Limiar Finite Bodies Discrete Natural Networks Exponentiation Threshold Doors Números Pseudoaleatórios Pseudorandom Numbers Engenharia Elétrica |
| description |
Calculo em corpos finitos são amplamente utilizados em códigos corretores de erros, processamento digital de sinal, geração de números pseudoaleatórios e esquemas de criptografia. Geralmente essas aplicações modernas necessitam de implementações que satisfaçam as exigências de alta velocidade. Assumindo a representação em base polinomial dos elementos do corpo, adição e simples de implementar enquanto a multiplicação paralela rápida necessita de uma estrutura mais complexa. Outras operações aritméticas importantes dos corpos finitos, tais como exponenciação e divisão, podem ser realizadas através de repetidas multiplicações. Consequentemente, multiplicadores eficientes são desejados já que a maioria das operações aritméticas avangadas são baseadas na multiplicação. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementado com logica tradicional (portas AND, OR e NOT). Muitas pesquisas tem sido desenvolvidas com relação a aplicação das portas de limiar linear em operações aritméticas básicas (adição, multiplicação e divisão). Essas operações podem ser implementadas com portas de limiar linear utilizando um baixo numero de portas e retardo fixo. A ideia de estender o uso de portas de limiar linear em operações aritméticas básicas para aritmética em corpo finito e proposta neste trabalho. Esta dissertação apresenta uma arquitetura de um multiplicador paralelo em GF (2n) baseado no multiplicador de Mastrovito com portas de limiar linear. Também uma nova arquitetura e proposta, mais eficiente em termos da complexidade temporal e espacial e mantendo uma baixa complexidade espacial. |
| publishDate |
2000 |
| dc.date.none.fl_str_mv |
2000-11-17 2019-12-31T12:48:02Z 2019-12-31 2019-12-31T12:48:02Z |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561 OLIVEIRA, Lidiano Augusto Nóbrega de. Multiplicador em corpo finito utilizando redes neurais discretas. 95 f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande – Paraíba Brasil, 2000. |
| url |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561 |
| identifier_str_mv |
OLIVEIRA, Lidiano Augusto Nóbrega de. Multiplicador em corpo finito utilizando redes neurais discretas. 95 f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande – Paraíba Brasil, 2000. |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.publisher.none.fl_str_mv |
Universidade Federal de Campina Grande Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA UFCG |
| publisher.none.fl_str_mv |
Universidade Federal de Campina Grande Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA UFCG |
| dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UCB instname:Universidade Católica de Brasília (UCB) instacron:UCB |
| instname_str |
Universidade Católica de Brasília (UCB) |
| instacron_str |
UCB |
| institution |
UCB |
| reponame_str |
Repositório Institucional da UCB |
| collection |
Repositório Institucional da UCB |
| repository.name.fl_str_mv |
Repositório Institucional da UCB - Universidade Católica de Brasília (UCB) |
| repository.mail.fl_str_mv |
sara.ribeiro@ucb.br |
| _version_ |
1834013176210915328 |