Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.

Detalhes bibliográficos
Ano de defesa: 2010
Autor(a) principal: LIMA FILHO, Cristóvão Mácio de Oliveira.
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
UFCG
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
Engenharia Elétrica.
Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/1504
Resumo: Esta dissertação descreve o desenvolvimento de um leiaute de uma nova arquitetura de multiplicador em corpos finitos baseada no multiplicador de Mastrovito. Tal arquitetura tem como unidades de processamento as portas de limiar linear, que é o elemento básico de uma rede neural discreta. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementados com lógica tradicional (Portas AND, OR e NOT). Com isso, a idéia de estender o uso de portas de limiar linear em operações aritméticas em corpos finitos se torna bastante atraente. Assim, para comprovar de forma prática, a eficiência das portas de limiar linear, a arquitetura de um multiplicador em GF(24), proposta em (LIDIANO - 2000), foi implementada utilizando as ferramentas de desenho de leiaute de circuito integrado da Mentor Graphics®. Os resultados da simulação do leiaute do circuito integrado do multiplicador em GF(24) são apresentados. Os mesmos indicaram um desempenho abaixo do esperado, devido a complexidade espacial do multiplicador em GF(2n) com 4=n não ser suficiente para que as vantagens da implementação com portas de limiar linear sejam visualizada.
id UFCG_00c509ed8835cdc9488da0b65595ebcf
oai_identifier_str oai:dspace.sti.ufcg.edu.br:riufcg/1504
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str
spelling Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.Integrated circuit for GF multiplication (24) using linear threshold ports.Multiplicador de MastrovitoRedes Neurais DiscretasPortas de Limiar LinearAritmética Modular com PolinômiosPolinômios sobre Corpos FinitosDiscrete Neural NetworksLinear Threshold PortsThreshold Logic GatesEngenharia Elétrica.Esta dissertação descreve o desenvolvimento de um leiaute de uma nova arquitetura de multiplicador em corpos finitos baseada no multiplicador de Mastrovito. Tal arquitetura tem como unidades de processamento as portas de limiar linear, que é o elemento básico de uma rede neural discreta. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementados com lógica tradicional (Portas AND, OR e NOT). Com isso, a idéia de estender o uso de portas de limiar linear em operações aritméticas em corpos finitos se torna bastante atraente. Assim, para comprovar de forma prática, a eficiência das portas de limiar linear, a arquitetura de um multiplicador em GF(24), proposta em (LIDIANO - 2000), foi implementada utilizando as ferramentas de desenho de leiaute de circuito integrado da Mentor Graphics®. Os resultados da simulação do leiaute do circuito integrado do multiplicador em GF(24) são apresentados. Os mesmos indicaram um desempenho abaixo do esperado, devido a complexidade espacial do multiplicador em GF(2n) com 4=n não ser suficiente para que as vantagens da implementação com portas de limiar linear sejam visualizada.This dissertation describes the development of a layout of new multiplication architecture in Galois field based on the Mastrovito multiplier. The processing unit of this new architecture is a threshold logic gate, which is a basic element of a discrete neural network. The discrete neural network built with threshold logic gates allow reduce de complexity of a certain circuits once built using traditional boolean gates (AND, OR and NOT). Therewith, the idea of extending the advantages of the threshold logic gates for arithmetic operations in Galois field to become very attractive. Thus, to confirm into practice form, the advantages of the threshold logic gates, a multiplier architecture in GF(24), proposed in (LIDIANO - 2000), was implemented using the integrated circuit layout tools of Mentor Graphics®. The results from simulations of the layout of multiplier in GF(24) are presented. These results indicated a low performance, due to the space complexity of GF(2n) multiplier with n = 4 is not enough for show the advantages of the multiplier implementation with threshold logic gates.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGFREIRE, Raimundo Carlos Silvério.ASSIS, Francisco Marcos de.FREIRE, R. C. S.ASSIS, F. M.http://lattes.cnpq.br/4016576596215504http://lattes.cnpq.br/2368523362272656FONTGALLAND, Glauco.GURJÃO, Edmar Candeia.SOUZA, Antonio Augusto Lisboa de.LIMA FILHO, Cristóvão Mácio de Oliveira.2010-06-092018-08-20T19:33:13Z2018-08-202018-08-20T19:33:13Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttps://dspace.sti.ufcg.edu.br/handle/riufcg/1504LIMA FILHO, Cristóvão Mácio de Oliveira. Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear. 2010. 81 f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2010.porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2025-07-24T06:21:07Zoai:dspace.sti.ufcg.edu.br:riufcg/1504Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512025-07-24T06:21:07Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.none.fl_str_mv Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
Integrated circuit for GF multiplication (24) using linear threshold ports.
title Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
spellingShingle Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
LIMA FILHO, Cristóvão Mácio de Oliveira.
Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
Engenharia Elétrica.
title_short Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_full Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_fullStr Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_full_unstemmed Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_sort Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
author LIMA FILHO, Cristóvão Mácio de Oliveira.
author_facet LIMA FILHO, Cristóvão Mácio de Oliveira.
author_role author
dc.contributor.none.fl_str_mv FREIRE, Raimundo Carlos Silvério.
ASSIS, Francisco Marcos de.
FREIRE, R. C. S.
ASSIS, F. M.
http://lattes.cnpq.br/4016576596215504
http://lattes.cnpq.br/2368523362272656
FONTGALLAND, Glauco.
GURJÃO, Edmar Candeia.
SOUZA, Antonio Augusto Lisboa de.
dc.contributor.author.fl_str_mv LIMA FILHO, Cristóvão Mácio de Oliveira.
dc.subject.por.fl_str_mv Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
Engenharia Elétrica.
topic Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
Engenharia Elétrica.
description Esta dissertação descreve o desenvolvimento de um leiaute de uma nova arquitetura de multiplicador em corpos finitos baseada no multiplicador de Mastrovito. Tal arquitetura tem como unidades de processamento as portas de limiar linear, que é o elemento básico de uma rede neural discreta. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementados com lógica tradicional (Portas AND, OR e NOT). Com isso, a idéia de estender o uso de portas de limiar linear em operações aritméticas em corpos finitos se torna bastante atraente. Assim, para comprovar de forma prática, a eficiência das portas de limiar linear, a arquitetura de um multiplicador em GF(24), proposta em (LIDIANO - 2000), foi implementada utilizando as ferramentas de desenho de leiaute de circuito integrado da Mentor Graphics®. Os resultados da simulação do leiaute do circuito integrado do multiplicador em GF(24) são apresentados. Os mesmos indicaram um desempenho abaixo do esperado, devido a complexidade espacial do multiplicador em GF(2n) com 4=n não ser suficiente para que as vantagens da implementação com portas de limiar linear sejam visualizada.
publishDate 2010
dc.date.none.fl_str_mv 2010-06-09
2018-08-20T19:33:13Z
2018-08-20
2018-08-20T19:33:13Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://dspace.sti.ufcg.edu.br/handle/riufcg/1504
LIMA FILHO, Cristóvão Mácio de Oliveira. Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear. 2010. 81 f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2010.
url https://dspace.sti.ufcg.edu.br/handle/riufcg/1504
identifier_str_mv LIMA FILHO, Cristóvão Mácio de Oliveira. Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear. 2010. 81 f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2010.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
UFCG
publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
UFCG
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1851784599938531328

Registros relacionados