Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados

Detalhes bibliográficos
Ano de defesa: 2024
Autor(a) principal: Nascimento, Sidnei de Oliveira [UNESP]
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Estadual Paulista (Unesp)
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: https://hdl.handle.net/11449/259159
Resumo: Neste trabalho, o desempenho dos dispositivos de canais empilhados ou multicanais (iFinFET – (Inserted-oxide Fin Field Effect Transistor) e GAA FET (Gate All Around Field Effect Transistor)) e do bulk FinFET convencional é investigado através de simulações numéricas tridimensionais TCAD (Technology Computer-Aided Design). Os parâmetros simulados, como corrente de dreno (IDS), tensão de limiar (VTH), inclinação de sublimiar (SS), redução de barreira induzida por dreno (DIBL) e transcondutância (gm) foram usados como parâmetros de comparação para avaliar o desempenho do dispositivo de canal empilhado sobre dispositivo FinFET. Os resultados demonstraram que para uma mesma área da região ativa, um dispositivo multi-gate possui o melhor desempenho devido à maior área de contato da porta em relação à superfície do canal e apresentando assim um melhor acoplamento eletrostático e, consequentemente, maior IDS. Tomando os parâmetros do dispositivo FinFET como referencial (comprimento de canal (L) = 12 nm) de resultados obtidos, IDS para os dispositivos iFinFET e GAA FET foi 18,6% e 37%, respectivamente, maior que a referência (FinFET). Para a tensão de limiar (VTH), observou-se redução no percentual para os dispositivos iFinFET e GAA FET (2,6% e 5,0% respectivamente). A inclinação de Sublimiar (SS) apresentou redução percentual de seus valores (1,3% para iFinFET e 2,6% para GAA FET), bem como redução do ganho intrínseco de tensão (VEA) (27,9% para iFinFET e 45,3% para GAAFET). O DIBL se destacou por apresentar também diminuição de valor, iFinFET com 9,4% e GAA FET com 0,6%. Por outro lado, observou-se aumento nos percentuais da transcondutância (gm) do dispositivo iFinFET e GAA FET (23,6% e 53,6% respectivamente). Outro parâmetro com aumento substancial em relação a referência foi a condutância de dreno (gD), com aumento de 78,5% para iFinFET e 192,0% para GAAFET. Além disso, este trabalho mostra o potencial promissor de dispositivos de múltiplos canais empilhados para substituir dispositivos convencionais de canal único em circuitos eletrônicos integrados modernos.
id UNSP_f0bf06b9204bdc33035134a55fd01258
oai_identifier_str oai:repositorio.unesp.br:11449/259159
network_acronym_str UNSP
network_name_str Repositório Institucional da UNESP
repository_id_str
spelling Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhadosAssessment of electrical performance in three-dimensional horizontally stacked devicesTransistores de efeito de campoSemicondutoresSimulação por computadorSemiconductorsComputer simulationNeste trabalho, o desempenho dos dispositivos de canais empilhados ou multicanais (iFinFET – (Inserted-oxide Fin Field Effect Transistor) e GAA FET (Gate All Around Field Effect Transistor)) e do bulk FinFET convencional é investigado através de simulações numéricas tridimensionais TCAD (Technology Computer-Aided Design). Os parâmetros simulados, como corrente de dreno (IDS), tensão de limiar (VTH), inclinação de sublimiar (SS), redução de barreira induzida por dreno (DIBL) e transcondutância (gm) foram usados como parâmetros de comparação para avaliar o desempenho do dispositivo de canal empilhado sobre dispositivo FinFET. Os resultados demonstraram que para uma mesma área da região ativa, um dispositivo multi-gate possui o melhor desempenho devido à maior área de contato da porta em relação à superfície do canal e apresentando assim um melhor acoplamento eletrostático e, consequentemente, maior IDS. Tomando os parâmetros do dispositivo FinFET como referencial (comprimento de canal (L) = 12 nm) de resultados obtidos, IDS para os dispositivos iFinFET e GAA FET foi 18,6% e 37%, respectivamente, maior que a referência (FinFET). Para a tensão de limiar (VTH), observou-se redução no percentual para os dispositivos iFinFET e GAA FET (2,6% e 5,0% respectivamente). A inclinação de Sublimiar (SS) apresentou redução percentual de seus valores (1,3% para iFinFET e 2,6% para GAA FET), bem como redução do ganho intrínseco de tensão (VEA) (27,9% para iFinFET e 45,3% para GAAFET). O DIBL se destacou por apresentar também diminuição de valor, iFinFET com 9,4% e GAA FET com 0,6%. Por outro lado, observou-se aumento nos percentuais da transcondutância (gm) do dispositivo iFinFET e GAA FET (23,6% e 53,6% respectivamente). Outro parâmetro com aumento substancial em relação a referência foi a condutância de dreno (gD), com aumento de 78,5% para iFinFET e 192,0% para GAAFET. Além disso, este trabalho mostra o potencial promissor de dispositivos de múltiplos canais empilhados para substituir dispositivos convencionais de canal único em circuitos eletrônicos integrados modernos.In this work, the performance of stacked channel or multi-channel devices (iFinFET – Inserted-oxide Fin Field Effect Transistor and GAA FET – Gate All Around Field Effect Transistor) and conventional bulk FinFET is investigated through three-dimensional numerical TCAD (Technology Computer-Aided Design) simulations. The simulated parameters, such as drain current (IDS), threshold voltage (VTH), subthreshold slope (SS), drain-induced barrier lowering (DIBL), and transconductance (gm), were used as comparison elements to evaluate the performance of the stacked channel device over the FinFET device. The results demonstrated that for the same area of the active region, a multi-gate device has better performance due to the larger gate contact area relative to the channel surface, thus presenting better electrostatic coupling and consequently higher IDS. Using the FinFET device parameters as a reference (channel length (L) = 12 nm) from obtained results, IDS for the iFinFET and GAA FET devices was 18.6% and 37% higher, respectively, than the reference (FinFET). For the threshold voltage (VTH), a percentage reduction was observed for the iFinFET and GAA FET devices (2.6% and 5.0%, respectively). The subthreshold slope (SS) showed a percentage reduction in its values (1.3% for iFinFET and 2.6% for GAA FET), as well as a reduction in the intrinsic gain voltage (VEA) (27.9% for iFinFET and 45.3% for GAA FET). The DIBL also showed a decrease in value, with iFinFET at 9.4% and GAA FET at 0.6%. On the other hand, an increase in the transconductance (gm) percentage was observed for the iFinFET and GAA FET devices (23.6% and 53.6%, respectively). Another parameter with a substantial increase compared to the reference was the drain conductance (gD), with an increase of 78.5% for iFinFET and 192.0% for GAA FET. Additionally, this work shows the promising potential of multi-stacked channel devices to replace conventional single-channel devices in modern integrated electronic circuits.Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)2023/00123-7Universidade Estadual Paulista (Unesp)Andrade, Maria Glória Caño de [UNESP]Universidade Estadual Paulista (Unesp)Lima, Lucas Petersen BarbosaNascimento, Sidnei de Oliveira [UNESP]2024-12-17T12:27:59Z2024-12-17T12:27:59Z2024-05-02info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfNASCIMENTO, Sidnei de Oliveira. Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados. 2024. 104 p. Dissertação (Mestrado em Engenharia Elétrica) – Instituto de Ciência e Tecnologia, Universidade Estadual Paulista, Sorocaba, 2024.https://hdl.handle.net/11449/25915933004170002P23531425771068008porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESP2025-11-15T05:07:01Zoai:repositorio.unesp.br:11449/259159Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestrepositoriounesp@unesp.bropendoar:29462025-11-15T05:07:01Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false
dc.title.none.fl_str_mv Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
Assessment of electrical performance in three-dimensional horizontally stacked devices
title Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
spellingShingle Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
Nascimento, Sidnei de Oliveira [UNESP]
Transistores de efeito de campo
Semicondutores
Simulação por computador
Semiconductors
Computer simulation
title_short Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
title_full Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
title_fullStr Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
title_full_unstemmed Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
title_sort Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados
author Nascimento, Sidnei de Oliveira [UNESP]
author_facet Nascimento, Sidnei de Oliveira [UNESP]
author_role author
dc.contributor.none.fl_str_mv Andrade, Maria Glória Caño de [UNESP]
Universidade Estadual Paulista (Unesp)
Lima, Lucas Petersen Barbosa
dc.contributor.author.fl_str_mv Nascimento, Sidnei de Oliveira [UNESP]
dc.subject.por.fl_str_mv Transistores de efeito de campo
Semicondutores
Simulação por computador
Semiconductors
Computer simulation
topic Transistores de efeito de campo
Semicondutores
Simulação por computador
Semiconductors
Computer simulation
description Neste trabalho, o desempenho dos dispositivos de canais empilhados ou multicanais (iFinFET – (Inserted-oxide Fin Field Effect Transistor) e GAA FET (Gate All Around Field Effect Transistor)) e do bulk FinFET convencional é investigado através de simulações numéricas tridimensionais TCAD (Technology Computer-Aided Design). Os parâmetros simulados, como corrente de dreno (IDS), tensão de limiar (VTH), inclinação de sublimiar (SS), redução de barreira induzida por dreno (DIBL) e transcondutância (gm) foram usados como parâmetros de comparação para avaliar o desempenho do dispositivo de canal empilhado sobre dispositivo FinFET. Os resultados demonstraram que para uma mesma área da região ativa, um dispositivo multi-gate possui o melhor desempenho devido à maior área de contato da porta em relação à superfície do canal e apresentando assim um melhor acoplamento eletrostático e, consequentemente, maior IDS. Tomando os parâmetros do dispositivo FinFET como referencial (comprimento de canal (L) = 12 nm) de resultados obtidos, IDS para os dispositivos iFinFET e GAA FET foi 18,6% e 37%, respectivamente, maior que a referência (FinFET). Para a tensão de limiar (VTH), observou-se redução no percentual para os dispositivos iFinFET e GAA FET (2,6% e 5,0% respectivamente). A inclinação de Sublimiar (SS) apresentou redução percentual de seus valores (1,3% para iFinFET e 2,6% para GAA FET), bem como redução do ganho intrínseco de tensão (VEA) (27,9% para iFinFET e 45,3% para GAAFET). O DIBL se destacou por apresentar também diminuição de valor, iFinFET com 9,4% e GAA FET com 0,6%. Por outro lado, observou-se aumento nos percentuais da transcondutância (gm) do dispositivo iFinFET e GAA FET (23,6% e 53,6% respectivamente). Outro parâmetro com aumento substancial em relação a referência foi a condutância de dreno (gD), com aumento de 78,5% para iFinFET e 192,0% para GAAFET. Além disso, este trabalho mostra o potencial promissor de dispositivos de múltiplos canais empilhados para substituir dispositivos convencionais de canal único em circuitos eletrônicos integrados modernos.
publishDate 2024
dc.date.none.fl_str_mv 2024-12-17T12:27:59Z
2024-12-17T12:27:59Z
2024-05-02
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv NASCIMENTO, Sidnei de Oliveira. Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados. 2024. 104 p. Dissertação (Mestrado em Engenharia Elétrica) – Instituto de Ciência e Tecnologia, Universidade Estadual Paulista, Sorocaba, 2024.
https://hdl.handle.net/11449/259159
33004170002P2
3531425771068008
identifier_str_mv NASCIMENTO, Sidnei de Oliveira. Avaliação de desempenho elétrico em dispositivos tridimensionais horizontalmente empilhados. 2024. 104 p. Dissertação (Mestrado em Engenharia Elétrica) – Instituto de Ciência e Tecnologia, Universidade Estadual Paulista, Sorocaba, 2024.
33004170002P2
3531425771068008
url https://hdl.handle.net/11449/259159
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.source.none.fl_str_mv reponame:Repositório Institucional da UNESP
instname:Universidade Estadual Paulista (UNESP)
instacron:UNESP
instname_str Universidade Estadual Paulista (UNESP)
instacron_str UNESP
institution UNESP
reponame_str Repositório Institucional da UNESP
collection Repositório Institucional da UNESP
repository.name.fl_str_mv Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)
repository.mail.fl_str_mv repositoriounesp@unesp.br
_version_ 1854954600836104192