Um processador CORDIC integrado.

• Ano de defesa: 1996
• Autor(a) principal: Goisman, Bernardo
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Circuitos integrados; Integrated circuits
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-22082024-080209/

O texto descreve o projeto de um circuito integrado de aplicação especialista que executa o algoritmo Cordic. O circuito sintetizado e programável, permitindo o cálculo de 6 funções primitivas definidas por 2 sinais de controle externos. As mesmas podem ser usadas na obtenção de funções aritméticas elementares. O uso deste chip, combinado com hardware adicional, permite gerar funções aritméticas derivadas ou ainda algoritmos de processamento digital de sinais. Inicialmente o algoritmo foi descrito e validado a partir de simulações comportamentais em ponto flutuante (Pascal) e em ponto fixo (Silage). Após a validação do algoritmo, foi sintetizada, de forma manual, uma arquitetura composta de 32 blocos funcionais. Esta arquitetura RTL foi descrita usando o sistema Hilarics/Logmos é validada comparando estas simulações com as feitas em Silage. A seguir procedeu-se a captura do esquema gerado através da linguagem Logic III do sistema Oasis. Para isto foi usada a biblioteca de células padrão e de funções acoplada ao Oasis (CMOS 2\'MICROMETROS\'). A unidade de controle do processador foi obtida por síntese lógica seguida de mapeamento tecnológico, com o mesmo sistema Oasis. Simulações lógicas do circuito resultante comprovaram seu correto funcionamento. O leiaute, obtido por posicionamento e roteamento das células padrão, resultou num chip de área 31,91mm2 incluindo as células de E/S. O chip apresenta 120 pinos de E/S e aproximadamente 2000 células padrão. A verificação de timing revelou um caminho crítico inferior à 120 ns.